電力工程 110 年電子學考古題（共 6 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electrical-engineering/110-electronics

第 1 題
㈠圖一(a)所使用之放大器等效電路如圖一(b)所示，其差動增益
（differential gain）A 為無限大，請推導此電路之理想電壓增益Av=vO/vI。
（5 分）㈡若差動增益A 並非無限大，且R1 = 1 k、R2 = 9 k，此電路
之實際電壓增益將與㈠所求得之理論值間有所誤差，若想將該誤差控制
在0.1%以內，請問差動增益A 的最小值是多少？（15 分）
+
-
+
-
vO
vI
R1
R2
圖⼀(a)
+
-
Output
v2
i1 = 0
v1
+-
3
1

第 2 題
Inverting input
Noninverting input
i2 = 0
圖⼀(b)
A(v2-v1)
圖一(a)
圖一(b)
二、㈠圖二(a)為簡單電流鏡（current mirror）電路，理論上希望輸出電流IO
與輸入參考電流IREF 全等（IO=IREF），若Q1 與Q2 完全相同並操作在主動
區（active region），IC=IB、>>1，且不考慮爾利電壓（Early voltage）
的影響，請推導出輸出電流IO 與輸入參考電流IREF 間的關係式，並算出
兩者間的誤差。（5 分）㈡若圖二(b)之Q3 也和Q1、Q2 完全相同，請再次
算出IO 與IREF 兩者間的誤差，並說明圖二(b)的誤差與圖二(a)相比為何
會改變。（15 分）
V-
V+
IREF
IC2 = IO
IC1
IB1
IB2
VCE2
VBE1
VBE2
+
-
+
-
+
-
圖二(a)
Q1
Q2
V-
V+
IREF
IC2 = IO
IC1
IB1
IB2
VBE
VBE3
+
-
+
-
IB3
IE3
圖二(b)
Q1
Q2
Q3
圖二(b)
圖二(a)

第 3 題
㈠圖三(a)共源極放大器（common-source amplifier）的所有電晶體皆操
作在飽和區（saturation region）且小訊號等效電路如圖三(b)所示，請
推導此電路之小訊號電壓增益與增益頻寬乘積（gain-bandwidth
product）。（15 分）㈡若提高電晶體的輸出阻抗ro，請說明能否同時提
升此電路之電壓增益與增益頻寬乘積？（5 分）

第 4 題
㈠請說明圖四的電路屬於串聯-串聯（series-series）、串聯-並聯（series-
shunt）、並聯-串聯（shunt-series）或是並聯-並聯（shunt-shunt）回授？
（5 分）㈡若迴路增益非常大，請推導此電路之電壓增益VO/VS。（15 分）
圖四
VDD
M2
M1
Vxx
Vin
VOUT
VBB
圖三(a)
CL
Vgs
gmVgs
ro
圖三(b)
-μ
Vo
Vs
Rs
Rf
RL
Voltage amplifier
圖三(a)
圖三(b)

第 5 題
㈠圖五(a)電路由開關電晶體與反向器（inverter）所組成，請說明這是那種
數位電路與其操作原理。（5 分）㈡若將其電路簡化為圖五(b)，請說明此電
路是否還可以正常運作，若可正常運作，也請說明其操作原理。（15 分）
Ø1
D
G2
G3
Q’
Ø2
Ø2
Ø1
G1
G4
Q
圖五(a)
Ø1
D
G2
G4
Q
Ø2
Ø2
Ø1
圖五(b)
圖五(a)
圖五(b)
1
2
2
1
1
2
2
Q
1

第 6 題
如圖六所示為一在電源電壓為5 V 之製程以互補式金氧半場效電晶體和
反相器實現之數位電路。若時脈訊號ܥܮܭ、輸入資料訊號ܦ之波形如圖六
所示，其中表示「邏輯1」之高準位電壓為5 V，表示「邏輯0」之低準
位電壓為0 V。請分別繪出節點ܲ（10 分）和節點ܳ（10 分）的波形，並
以數位電路中常見的電路名稱為此電路命名。（5 分）
D
Q
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
D
CLK
P
time
time
time
PMOS NMOS
P
Q
time
圖六

題目為考試當年公告版本，實務標準請以現行規範為準。