電子工程 102 年積體電路技術研究考古題（共 5 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electronic-engineering/102-%E7%A9%8D%E9%AB%94%E9%9B%BB%E8%B7%AF%E6%8A%80%E8%A1%93%E7%A0%94%E7%A9%B6

第 1 題
何謂CMOS n-well 技術？試繪剖面圖（cross-sectional view）說明NMOS 及PMOS
的結構。同時將兩者均採操作於 Saturation Mode 之下畫出其通道形式。注意通道
厚度、長度並標示出Source 及Drain 兩端點的位置。（20 分）

第 2 題
討論N 型Si 基板與金屬的 Heterojunction 接面，因為製程上有什麼差異，因此而
會形成肖基二極體（Schottky Barrier Diode）或歐姆接觸（Ohmic Contact）兩種不
同的元件行為。（20 分）

第 3 題
為了製程可靠度的要求，CMOS 製程可能在製作過程面臨Antenna effects issue（天
線效應）問題，請簡要敘述該問題及其解決方法。（20 分）

第 4 題
請分別敘述半導體中兩種摻雜技術的特性及不同處。若要形成MOS 元件的Source /Drain
應採何者較合宜？（20 分）

第 5 題
矽晶體之晶格常數為5.43 埃，請依此計算出矽晶體之體積密度，即一立方公分的矽
晶體約有多少個矽原子？並說明矽晶體摻雜Nd 及Na 時，合理的濃度值範圍應為多
少較合宜？（20 分）

題目為考試當年公告版本，實務標準請以現行規範為準。