電子工程 102 年積體電路技術考古題（共 5 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electronic-engineering/102-%E7%A9%8D%E9%AB%94%E9%9B%BB%E8%B7%AF%E6%8A%80%E8%A1%93

第 1 題
依據下列的因素：訊號的處理、製程的需求、佈局的考量、設計的方法等，列表說明
數位積體電路與類比積體電路設計的不同。（20 分）

第 2 題
以半導體製造廠之污染控制考量：
㈠解釋靜電放電（ESD）。（5 分）
㈡列表與說明三種ESD 的控制方法。（15 分）

第 3 題
在一P 型矽基板上，如以一2P2M N-well（N-井）CMOS 製程為例，完成以下元件
之相關問題：
㈠如擬完成一N-井層電阻，試繪出此電阻的剖面圖。（5 分）
㈡如擬完成上述電阻之製作，考量到金屬層（M1）的連線，至少需要幾道光罩
（mask）？請按合理的製程先後次序，依序寫下這些光罩層的名稱與其使用目的。
（15 分）

第 4 題
在MOS 積體電路製程中，以P 型矽基板製作NMOS 電晶體為例：
㈠試繪出此電晶體具有LDD 結構的剖面圖，並說明使用此結構的理由。（10 分）
㈡為了完成此LDD 結構的製作，請說明其製作流程的重點。（10 分）

第 5 題
在低功率的電路應用，MOS 元件會工作在弱反轉區（Weak inversion）或次臨界區
（Sub-threshold region），說明MOS 元件在次臨界區工作的特點。（20 分）

題目為考試當年公告版本，實務標準請以現行規範為準。