電子工程 106 年電子學考古題(共 5 題) 資料來源:考選部歷屆試題|法律人 LawPlayer 整理 https://lawplayer.com/exam/electronic-engineering/106-electronics 第 1 題 圖一(a)為一個小訊號的弦波(Vp)偏壓在一個直流電壓(V0),其數學式為 t V V t V p ω cos ) ( 0 + = 。將此訊號跨接到二極體的順向偏壓,如圖一(b)表示,在順向偏 壓條件下,此二極體的電壓(v)及電流(i)的關係為: T V v Se I i / = 。假設小訊號條 件成立: p V < R2C2,㈡R1C1 < R2C2 分別畫出電壓增益的大小對頻率關係圖,兩 圖中皆必須標示增益的數值及轉折的頻率點。(20 分) 圖三 第 4 題 通常衡量一個製程技術的先進與否,採用電晶體的截止頻率(fT)來評價。當小訊號 的電流增益為1 時的頻率即為截止頻率。如圖四(a)、(b)分別表示為BJT 及MOS 電 晶體於計算電流增益的電路圖。請計算MOS 及BJT 電晶體的截止頻率(fT)。(20 分) { BJT 電晶體小訊號參數:gm、rπ、Cπ,忽略Cμ;MOS 電晶體小訊號參數:gm、Cgs,忽略Cgd } (a) (b) 圖四 第 5 題 在記憶體的晶片中,大部分採用NOR 及NAND 的邏輯閘。請設計有三個輸入端(A、 B、C)及一個輸出端(Y)的NOR 及NAND 的邏輯閘。這兩個邏輯閘採用CMOS 製程技術,請畫出用電晶體製作的電路圖(必須包括NMOS 及PMOS),答案必須清 楚標示輸入及輸出的位置於電路圖中。此外,因為記憶體是採用相同的製程,所以 通道長度相同(LN = LP),為了讓邏輯閘有相同的上升及下降的時間,必須設計不同 的通道寬度,請標示NMOS 及PMOS 的通道寬度(WN 及WP)相對比例關係於NOR 及NAND 的邏輯閘,假設電子及電洞的遷移率為μn = 2μp。(20 分) Vout Vin C1 C2 R1 R2 Vin Vin Iout Iout Iin Iin Q1 M1 ac GND ac GND 題目為考試當年公告版本,實務標準請以現行規範為準。