電子工程 108 年半導體工程考古題（共 7 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electronic-engineering/108-%E5%8D%8A%E5%B0%8E%E9%AB%94%E5%B7%A5%E7%A8%8B

第 1 題
請回答下列問題：
㈠製作半導體元件時為何須選擇正確的Si 晶圓結晶面與結晶方向？其
對元件特性會有什麼影響？請舉例說明。（15 分）
㈡當太陽電池所在的環境溫度自300 K 上升至400 K 時，此太陽電池輸
出的電力會增加或是減少？為什麼？（10 分）

第 2 題
有一金-半二極體（M-S diode），設半導體端內部之雜質濃度呈線性漸變
（linearly graded），即ND = ax，其中a 為製程參數，試求：
㈠利用空乏近似法（depletion approximation method）求出此二極體半導
體端內部之電荷密度ρ(x)，電場強度(x)
ε
，以及空乏區的寬度W(VA)
（depletion width）。（15 分）
㈡利用㈠的結果求出此金-半二極體之小信號電容（small signal
capacitance）為何？（10 分）

第 3 題
請回答下列問題：
㈠在MOS 元件中，其氧化層內或氧化層與Si 的介面處通常都會存在某
些缺陷電荷（defect charge），例如氧化陷阱電荷（oxide trapped
charge）、可移動離子電荷（mobile ion charge）、固定電荷（fixed charge）
或介面陷阱電荷（interface trapped charge）等。試說明上述缺陷電荷
之由來，並畫一金氧半（metal/SiO2/Si）的結構圖，標出上述四種缺
陷電荷所在的位置。（15 分）
㈡設有NMOS 元件與PMOS 元件各一個，它們的閘極氧化層（gate oxide）
中同樣都存在有1011 cm-2 的可移動離子電荷，現將此兩元件同置放在
高溫中啟動（turned on）數個小時，試問那一個元件的臨界電壓受影
響會較大？並說明理由。（10 分）

第 4 題
設有一理想的Si MOS 電容，維持在T= 300 K，其元件相關參數如下
閘極材料為p+多晶矽（其功函數ΦB=5.2 ev）
基板為n 型矽且雜質摻雜濃度ND 為1018 cm-3
SiO2 的厚度xox = 2 nm
試求：
㈠此MOS 電容的平帶電壓（flat-band voltage），VFB 為何？（10 分）
㈡此MOS 電容的臨界電壓（threshold voltage），VT 為何？（10 分）
㈢若此MOS 電容的基板摻雜量ND 減少為1017 cm-3 時，其臨界電壓會有
何變化？並說明理由。（5 分）

第 5 題
具有均勻摻雜陡峭接面（abrupt junction）之p+-n 二極體，請說明如何以
電容-電壓（C-V）量測技術，萃取如下參數：（每小題5 分，共10 分）
㈠n-型區之施體摻雜濃度ND = ？
㈡內建電位能障，qVbi = ？

第 6 題
具有n-型通道金屬-氧化物-半導體接面場效電晶體（MOSFET），其相關
參數如下：
通道長度L = 1.25 μm、電子遷移率μn = 650 cm2/V-s、閘極氧化層電容
Cox = 6.9 × 10-8 F/cm2、臨界電壓VT = 0.65 V。在閘-源極偏壓VGS = 5 V
之下，試求：（每小題5 分，共10 分）
㈠當逐漸增加汲-源極偏壓，致使電晶體由線性區進入飽和區之汲-源極
電壓VDS, sat = ？
㈡已知汲極飽和電流ID（sat）= 4 mA，試求電晶體之通道寬度W = ？

第 7 題
假設以熱氧化製程形成二氧化矽（SiO2），其相關參數值表列如下：
（每小題10 分，共20 分）
材料
原子量或分子量
密度
Si
28.9 g/mole
2.33 g/cm3
SiO2
60.08 g/mole
2.21 g/cm3
㈠試求1 莫耳（mole）矽及1 莫耳二氧化矽所占的體積分別為？
㈡如欲成長厚度為100 nm 之二氧化矽層膜，需消耗矽之厚度為？

題目為考試當年公告版本，實務標準請以現行規範為準。