電子工程 94 年積體電路技術考古題（共 5 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electronic-engineering/94-%E7%A9%8D%E9%AB%94%E9%9B%BB%E8%B7%AF%E6%8A%80%E8%A1%93

第 1 題
以典型之P 型矽基板、N 井（Well）結構之CMOS 製程，如擬完成下圖的電路製作，
按合理的製程步驟順序，具體條列所需的各層光罩名稱與其使用目的，並畫出對應
之元件完成剖面圖。其中，R1 為P+擴散電阻、M1 為增強型NMOS 電晶體。
（24 分）

單電晶體放大器圖

第 2 題
請說明CMOS 製程中，多晶矽層薄膜之製作方法，並列舉至少三種多晶矽層在CMOS
電路與製程中之用途。（16 分）

第 3 題
請具體詳述「濕式蝕刻（Wet etching）」與「乾式蝕刻（Dry etching）」等技術之特性、
優缺點與用途。（20 分）

第 4 題
請以P 型矽基板、N 井（Well）結構之CMOS 製程為例，詳述CMOS 電路之閂鎖（Latch
up）效應如何產生？以及有那些製程方法可以減少閂鎖現象的發生？（20 分）

第 5 題
請解釋下列名詞，並簡述其在積體電路結構之重要性或性能之衝擊：(每小題5 分，
共20 分)
㈠STI
㈡Electromigration
㈢CMP
㈣Spacer
R1
VDD
VIN
VOUT
M1

題目為考試當年公告版本，實務標準請以現行規範為準。