電子工程 97 年電子學概要考古題（共 5 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/electronic-engineering/97-%E9%9B%BB%E5%AD%90%E5%AD%B8%E6%A6%82%E8%A6%81

第 1 題
請使用一個運算放大器（Operational Amplifier） 設計一直流電壓隨耦器
（DC Voltage Follower）。（20 分）

第 2 題
請運用一個高速PN 接面二極體（High-Speed PN Junction Diode）設計一調幅波峯
檢測電路（AM Envelope Detector）。（20 分）

第 3 題
當設計一共源極接面場效電晶體交流放大器（Common-Source JFET） 時，常將
一“電阻與電容並聯電路”連接於電晶體源極（Source Terminal） 與地（Ground）
之間。請問此“電阻與電容並聯電路”中之㈠電阻的功能為何？（10 分）㈡電容的功
能為何？（10 分）

第 4 題
擬使用一個“反向邏輯閘”（NOT Gate）、一個32.768 kHz 石英晶體振盪子
（Crystal Resonator） 與兩個陶瓷電容（Ceramic Capacitor） 設計一石英振盪器
（Crystal Oscillator），請畫出此32.768 kHz 石英振盪電路圖。（20 分）

第 5 題
請運用一個“或邏輯閘”（OR Gate） 與最少之“反向邏輯閘”（NOT Gate）來代替一
“及邏輯閘”（AND Gate），請畫出此替代電路圖。（20 分）

題目為考試當年公告版本，實務標準請以現行規範為準。