專利師 104 年計算機結構考古題（共 4 題）
資料來源：考選部歷屆試題｜法律人 LawPlayer 整理
https://lawplayer.com/exam/patent-attorney/104-%E8%A8%88%E7%AE%97%E6%A9%9F%E7%B5%90%E6%A7%8B

第 1 題
單一週期實作（single-cycle implementation）與管線化實作（pipeline implementation）
為二種常見的資料路徑（data path）設計方式，請詳述二種設計概念，並用以下公
式分析二種實作方式對執行時間之影響。（25 分）
註：程式執行時間＝執行的機器指令數×平均每道指令所花費時脈數×時脈週期

第 2 題
管線化資料路徑（pipelined data path）中，有時下一道指令不能緊接著下一個時脈
執行，這種情況稱之為危障（hazard），請詳述有那三種危障？並舉例說明之。
（25 分）

第 3 題
請詳述直接映射快取（direct mapped cache）、全關聯性快取（fully associative
cache）、集合-關聯性快取（set-associative cache），並分析其失誤率（miss rate）
和硬體成本（hardware cost）。（25 分）

第 4 題
請詳述區域性原則（principle of locality）有那幾種？並舉例說明。為何區域性原則
（principle of locality）對記憶體階層的概念非常重要？（25 分）

題庫收錄歷年原題；涉修法條文之題目，請以現行法為準。