專利師 112 年計算機結構考古題

請回答以下有關CPU（Central Processing Unit）與GPU（Graphical Processing Unit）在架構與功能方面比較的問題。 一個CPU 內的核心（core）數量，比一個GPU 的核心數量多出數十 倍到數百倍。對或錯？（5 分） CPU 內的單一核心的時脈速率（clock rate）比GPU 內單一核心的時 脈速率大。對或錯？（5 分） GPU 內之記憶體結構大多採用快取記憶體（cache），而CPU 內之記 憶體結構適合多核心同時進行資料存取。對或錯？（5 分） 假設CPU 在執行程式時，CPI（clock cycles per instruction）從2 變成 3，時脈速率從2 GHz 變成3 GHz，則執行時間會變成原來的幾倍？ 請詳細提供計算過程，否則不予計分。（10 分）

在處理器的結構當中，管線化（Pipelining）屬於加速執行的一種選項。 當處理器的指令集架構可將處理器管線化成在四均等的管線中執行指 令，將可使每道指令在「正常狀況」下於通過四個管線階段所需的總時 間為4.0 ns（nano second）（也就是每一均等階段需1.0 ns 的時間）。請回 答以下問題。 執行一道、五道、十道、一百道、一千道指令時，各需多少時間？ （10 分） 承上題，相較於沒有管線化的架構，執行一道、五道、十道、一百道、 一千道指令時，分別可預期獲得幾倍的加速？（註：沒有加速，是謂 「零倍加速」。）（請用紙、筆、手作除法計算，回答到小數第二位而小 數第三位四捨五入來處理）（10 分） 請具體舉例說明一個「非正常狀況」的狀況，是什麼狀況？（硬體故 障、停電、人為外力中斷等不計）（5 分） 71260

請回答以下有關2 的補數（two’s complement）邏輯設計的問題。在一個4 位元的系統中，2 的補數可以用於表示正數（positive number）與負數 （negative number）。 請將這個4 位元的系統的+2 以二進位方式（binary form）表示。（5 分） 請將這個4 位元的系統的-2 以二進位方式（binary form）表示。（5 分） 以IN =A[3],A[2],A[1],A[0]代表一個數字IN 在這個系統中的4 個位元。 其中A[3]是MSB（most significant bit）。以OUT = B[3], B[2], B[1], B[0] 來代表數字IN 的2 的補數。其中B[3]是MSB。如今提供給你四個加 法器（ADDER[3]，ADDER[2]，ADDER[1]，ADDER[0]）與四個NOT gate。每一個ADDER[i]接受兩個輸入X[i]與Y[i]，運算後會產生一個 進位CARRY[i]與和SUM[i]，（for i=0 to 3）。請使用IN 與四個加法器、 四個NOT gate，以及AND、OR 等邏輯運算子（logic operator）進行 運算來表示OUT。（提示：將X[0]設定為NOT A[0]，Y[0]設定為1， 則B[0]就是SUM[0]），請表示如何從A[3], A[2], A[1]得到B[3], B[2], B[1]。（15 分）

假設實體記憶體有四頁，以及參考頁面的編號序列為abgadeabadegde （也就是先參考頁面a，接續頁面b，再接續頁面g，……，一直到最後 頁面e）。請逐一跟隨（trace）與計算以下每一種記憶體置換策略 （replacement strategy），會發生幾次的頁面存取錯誤（page fault）。（假設 每種策略最初所有頁的內容都是空白的。） FIFO（First In First Out）（5 分） LRU（Least Recently Used）（5 分） LIFO（Last In First Out）（5 分） MRU（Most Recently Used）（5 分） 請設計與說明一套你自己提出的置換策略，以及展示會發生幾次頁面 存取錯誤。（5 分）