高等電子電路學考古題｜歷屆國考試題彙整

設計以1 Ω 電阻為輸出端接的LC 梯形網路（如圖1）具有以下歸一化 傳遞函數H(s)，求出L1，C2 及L3 之值。（25 分） 3

1 H s 2 2s 1 ( ) s s     圖1 二、對於圖2 所示的電路，nMOSFET 的元件參數為：臨界電壓（Threshold Voltage）Vt = 1 V，λ = 0 V-1，μnCox = 50 µA / V2，W / L = 1.0 µm / 1.0 µm。 若電路的電壓增益Vo / Vi = -2，求電流I。（25 分） 圖2 10 V 100 kΩ 100 kΩ Vo Vi I ∞ ∞ ∞ V1 C2 V2 L3 L1 1 Ω

將741.37510和377.6562510轉換為十六進制，然後轉換為二進制。（10 分） 將1010101111001101.0112 轉換為八進制，然後轉換為十進制。（5 分） 使用2 的補碼表示負數，以二進位計算下列數字：(-38)10 + (-40)10； (-10)10 + 3510。（10 分）

計算圖3 所示電路網路中ab 端點阻抗Zab 的數值。（25 分） 圖3 -j6 Ω 5 Ω 3 Ω -j4 Ω j8 Ω -j5 Ω a b

以NPN BJT 設計如圖一之電子開關電路驅動4V-32W 的燈泡：數位輸入 Vi = +5 V 時，燈泡全亮；Vi = 0 V 時，燈泡無電流。= 39，VBEon = 0.7 V， VCEsat = 0.2 V，唯VCE 0.3 V 方可確認NPN BJT 工作於非飽和區。驅 動本開關的電流Iin 不超過5.05 mA。畫出此開關的電路並詳列分析數學 式與說明。（20 分） 圖一

圖二使用理想運算放大器，Ho(s) = Vo/Vi，Ha(s) = Va/Vi，Hb(s) = Vb/Vi， s = j2f，f = 頻率。（20 分） 若Va、Vb、Vi 已知且Vo() = aVa + bVb + cVi，則a、b、c 各以元件變數 表示之數學式為何？ 若Vo 已知，且Va = xVo，Vb = yVo，則x 與y 以元件變數表示之數學式 為何？ Ho(s)、Ha(s)、與Hb(s)各為何種濾波函數（高通、低通、帶通、全通、 帶止）？階數為何？ 圖二 4 V 32 W VCC=+5 V

圖三(a)BJT ro ，低頻頻率響應H(s)如圖三(b)數學式，s = j，為角 頻率rad/sec。（20 分） 從電路的結構與特性，定性說明（無推導、無計算）為何H(s)的分母 與分子均為s 的二階函數。 根據H(s)數學式，說明應如何處理圖三(a)電路元件以利求算AM。 已知並可證明C1 = 1/RC1C1，C2 = 1/RC2C2，則RC1 與RC2 之數學式為 何？ C1 = C2 = C 時，3-dB 頻率點L 為何？ 圖三(a) 圖三(b)

圖四回授放大器上虛線框內為基本放大器，下虛線框內回授網路 Ri<<Rsig + Ri，Ro>>Ro + RL。定義i = Ri/(Rsig + Ri)，o = RL/(Ro + RL)，推 導以下參數數學式，以圖中之變數表示。（20 分） 電壓增益Avf = Vo/Vsig， 由Rsig 往右側看之電阻Rif（不含Rsig）， 由RL 往左側看之電阻Rof（不含RL）。 圖四

圖五(a)電路中，VDD = +5 V，輸入為數位信號W 與X，輸出為數位信號 Y 與Z。數位信號為“1”時，電壓+VDD；數位信號為“0”時，電壓為零。使 用邏輯閘電路符號（circuit symbol）畫出對應於圖五(a)的數位電路，以 及對應於圖五(b)W 與X 時序之Y 與Z 隨時間變化的波形。（20 分） 圖五(a) 圖五(b)

圖一之npn BJT 操作於Active Mode（偏壓電路省略），其β = 100， r o = ∞Ω，VT = 25 mV，VBE 之壓降為0.7 V， 試求值： gm =？mA/V（5 分） rπ =？Ω（5 分） Rin =？Ω（10 分） 圖一 1 mA 10 kΩ 1 kΩ

如圖二，由二極體及電阻器所形成之電路，圖中之二極體導通後之電阻 值為0 Ω，試求： 假如二極體之導通電壓VD,on = 0 V，求A 點電壓值為何？（10 分） 假如二極體之導通電壓VD,on = 0.7 V，求A 點電壓值為何？（10 分） -5 V 2 V 0 V 10 V A 10 kΩ 5 kΩ 10 kΩ 5 kΩ 圖二

如圖三，由運算放大器及電阻所構成之放大電路中，其中之電阻值 R1 = R3 = 5 kΩ，R2 = R4 = 10 kΩ。 若此理想運算放大器之差動增益為無限大，求Vo/Vi = ？(V/V)（10 分） 若此運算放大器之差動增益為100，求Vo/Vi = ？(V/V)（10 分） 圖三

p 2 n n ox p ox bias n p -1 -1 tn tp A n p W W μ C μ C 8 mA/V I 1mA L L V V 0.5 V V λ λ 100 V                            代入計算 如圖四為單級之差動放大器，依上述元件參數，試回答下列問題，其中 Ibias = 1 mA。同時在求各種計算時，除ro 的分析，其他如Vov、gm 等均可 不考慮VA 的影響。又計算值可適當化簡，gmro + 1 ≅gmro 即可 假如M5 M6 之比例k = 2，試求： 求MOS M1/M2 之gm1 = gm2 =？mA/V（10 分） 求Vo 點之Ro =？kΩ（10 分） 圖四

請依要求完成圖五的邏輯電路 以Static CMOS 邏輯電路設計，NMOS 與PMOS 要有對偶關係 （duality）。（10 分） 以Dynamic CMOS 電路設計，且令控制時脈CK = 0 時為Precharge 狀 態，控制時脈CK = 1 時為Evaluation 狀態。（10 分） 圖五

如圖所示為達靈頓（Darlington）電路，若電晶體VBE1 = VBE2 = 0.7 V、 β1 = 49、β2 = 99、VCC = 15 V、RB = 500 kΩ、RE = 0.2 kΩ、熱電壓VT = 25 mV。 試求： 直流基極電流IB1、直流輸出電流Io 分別為何值？（10 分） 電路之輸入阻抗Zi、輸出阻抗Zo 分別為何值？（10 分） 直流總電流增益AIT = Io /Ii 為何值？（5 分）

試以NAND 閘及反相器繪出時控D 型正反器之邏輯電路圖。（5 分） 下圖分別為時控D 型正反器之D 及時序（clock）之輸入波形，試繪 出其輸出Q 之相對應波形（假設Q 的初值為0）。（5 分） 試以全-CMOS 方式繪出布林函數： 1 1 2

1 2 (A A A )(B B )C Y     之電 路圖。（10 分） Zi vi Ci RB IB1 Ii Q1 Q2 RE Io Zo vo Co VCC D: clock: t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 三、如圖所示理想運算放大器電路： 若R1 = 2 kΩ、R2 = 3 kΩ、R3 = 5 kΩ，試推導並計算Ri 值。（15 分） 若R1 = 1 kΩ、R2 = 2 kΩ、R3 = 0.5 kΩ、RG = 5 kΩ，輸入電壓v1 = 0.5 V、 v2 = 1.2 V，試推導並計算vo。（15 分） R3 R2 R2 Ri R1 2R1 vo vi OA2 OA1 OA2 OA1 R1 R2 v1 v2 vo R1 R2 R3 RG

如圖所示MOSFET 串接放大器電路，若RG1 = 1.5 MΩ、RG2 = 0.3 MΩ、 RD1 = RD2 = 12 kΩ、RS1 = RS2 = 1 kΩ、RL = 10 kΩ。MOSFET 之參數： gm1 = 2 mS、gm2 = 1 mS、rd1 = rd2 = 20 kΩ。試求： 輸入阻抗Zi 為多少？（5 分） 總電壓增益AvT = vo /vi、總電流增益AiT = io /ii 分別為多少？（10 分） 若將電容CS1 及CS2 開路，假設gm1 及gm2 值不變，且rd1 及rd2 忽略不 計，則總電壓增益AvT 為多少？（10 分） RL +VDD vi vo ii Ci Zi RD2 Q1 Q2 CS1 RS1 RG2 RG1 RD1 Co io RS2 CS2

如圖所示的小訊號模型BJT 放大電路，其中 100 F   、 2 k r 、 2 k E R  、 4 k sig R  和 04 k 1 L R  。 假設 50 k or  ，試求輸出電阻 o R 。（10 分） 假設or ，試求輸入電阻 in R 及增益 / v o sig A v v  。（15 分）

下圖為串-並（series-shunt）回授放大器，假設使用理想偏壓電流運作。 假如電晶體 F 非常大，此電路的理想閉迴路增益( / ) o i V V 為10 V/V， E R 選用100 ，請問 F R 應設計為多少？（10 分） 當ܳଵ、ܳଶ和ܳଷ分別偏壓在電流1 mA、2 mA 和5 mA，電晶體具 有 100 F   、 or 非常大，以及 25 mV T V  。假設採用 50 Ω E R  和 12 k F R  ，搭配 1 2 k C R  和 2 1k C R  ，計算實際迴路增益ܣߚ以 及其閉迴路增益( / ) o i V V 。（15 分）

圖(a)為轉導（transconductance）放大器具有增益Gm 的電路圖和等效電 路，依據此特性設計如下電路。 圖(b)為使用Gm1 和Gm2 轉導放大器與電容C 元件所組成電路，證明其 輸入阻抗可等效為電感，並算出其電感值（以Gm1、Gm2和C 表示）。 （10 分） 圖(c)為使用Gm1 至ܩ௠ସ轉導放大器與二電容C 元件所組成電路，請計 算轉換函數v1/ vi 以及說明其為何種濾波器型態。其次，再計算轉換函 數v2/ vi 以及說明其為何種濾波器型態。（15 分）

關於時脈觸發正反器的應用電路設計，請設計如下邏輯電路。 圖(a)中，顯示T 正反器的真值表，使用D 正反器搭配邏輯電路以實現 T 正反器，請設計圖上之「組合邏輯電路A」。（10 分） 圖(b)為使用D 正反器、T 正反器和邏輯電路實現圖上之邏輯狀態表， ݕଶݕଵ表示目前輸出邏輯，而ܻଶܻଵ表示下次輸出邏輯，ݓ為輸入信號，請 依據此狀態表設計圖上之「組合邏輯電路B」。（15 分） (a) (b)

如圖一電路，二極體電流ID 與跨壓VD 之關係為 D T V /V D S I =I e ，其中之熱電 壓VT 為25 mV。 求二極體D1之偏壓電流ID1。（10分） 求小訊號電壓增益Vo / VS。（10分） 圖一

如圖二電路，由BJT 構成之放大器電路，其中BJT 之電流增益β = 100， BE V 之壓降為0.7 V，試回答： 此BJT 操作於主動區（Active Mode）或飽和區（Saturation Mode）？ （10分） 集極偏壓電流IC 值為多少？（10分） 圖二

如圖三所示之運算放大器具無限大之輸入阻抗。 如運算放大器之差動增益為無限大，試求Vo / Vi 值為何？（10分） 如運算放大器之差動增益為100 V / V，試求Vo / Vi 值為何？（10分） 圖三

使用CMOS 邏輯電路設計，其NMOS 區塊與PMOS 區塊具對偶性 （duality）。 若已知PMOS 區塊如圖四所示，請畫出其NMOS 區塊。（10分） 請繪出邏輯布林函數F=AB+CD之完整CMOS 邏輯電路。（10分） 圖四

如圖五所示為MOSFET 與電阻所構成之放大器，假設所有MOSFET 之小 訊號參數gm = 2.0 mA/ V，ro = 100 kΩ，且電路中之電阻R = 50 kΩ，試求： 輸出阻抗Ro。（10分） 小訊號電壓增益Vo / Vi。（10分） 圖五

圖一為由運算放大器構成之反相放大器電路，其中R1=10 KΩ、R2=1 MΩ， 若此運算放大器之輸入偏壓電流（input bias current）為100 nA，輸入偏 移電流（input offset current）為10 nA，試問：（每小題5 分，共15 分） 此電路之輸出直流偏移電壓（output DC offset voltage）大小為何？ 若置放一電阻R3 串聯在運算放大器的正端，使得輸出直流偏移電壓可 以最小化，請問R3 之值為何？ 當此R3 置放後，請問新的輸出直流偏移電壓大小為何？ Rଵ Rଶ 圖一

圖二為由MOSFET 構成之共源極放大器電路，其中MOSFET 之臨界電壓 （threshold voltage）Vt = 1.5 V，製程參數kn′(W/L)= μnCox(W/L)= 0.25 mA/V2， 爾利電壓（Early voltage）VA = 1/λ = 50 V，試計算：（每小題5 分，共25 分） MOSFET 之轉導（transconductance）gm MOSFET 之輸出電阻ro 小訊號電壓增益vo/vi 放大器電路之輸入電阻Rin 可允許之最大輸入訊號大小 ܴ௜௡ 圖二

圖三為由BJT 構成之共基極放大器電路，其中BJT 之電流增益β= 100， 試計算：（每小題5 分，共10 分） 小訊號電壓增益vo/vi 若輸入vi 為頻率等於10 kHz，振幅峰對峰值等於20 mV 的正弦波， 請畫出BJT 集極端之波形。 圖三

圖四為由MOSFET 構成之差動放大器電路，其中RD =40 kΩ，MOSFET 之轉導gm 均為20 mA/V，MOSFET 之輸出電阻均為60 kΩ，試計算： （每小題5 分，共15 分） 差動增益（differential gain）Ad = vo/vid 共模增益（common-mode gain）Acm = vo/ vicm 共模拒斥比（common-mode rejection ratio, CMRR） ܸ஽஽ ܫ െܸௌௌ ܴ஽ ܴ஽ + - 圖四

若一放大器其開路轉移函數（open-loop transfer function）之直流電壓增 益等於100 dB，並有三個極點（pole）分別位於100 kHz、1 MHz、10 MHz 處。（每小題5 分，共15 分） 請分別畫出此放大器之增益及相位的波德圖（Bode plot）。 若將此放大器接成單位增益回授（unity-gain feedback），請問此單位 增益放大器是否穩定，為什麼？ 若此單位增益放大器不穩定，該如何做頻率補償使其穩定？

試分別說明：（每小題10 分，共20 分） 圖五數位電路之邏輯布林函數（Boolean function）為何？ 圖六數位電路之邏輯布林函數（Boolean function）為何？ Vୈୈ Vୈୈ 圖五 圖六

如以下二極體電路，其中二極體為理想（內阻為0 Ω，VD,on = 0 V），電容電壓Vc 初 始值為0 V，而輸入弦波訊號 ) ωt sin( 3 Vin = （V）。試分析當電路達穩態（steady state） 時，輸出電壓之值。（每小題10 分，共20 分） 圖一（a）輸出電壓Vout 之最小與最大值各為多少（V）？ 圖一（b）輸出電壓Vout 之最小與最大值各為多少（V）？ （a） （b） 圖一

電晶體放大器如圖二所示。電晶體之gm = 1 mA/V，忽略通道長度調變（channel length modulation）效應及寄生電容。電路中，電阻R1 值為10 kΩ，電容C1 值為16 pF。 （每小題5 分，共20 分） 圖二（a）放大器在低頻時之電壓增益Vout / Vin 為多少（V/V）？（正負號必須正 確才得分） 圖二（a）放大器之頻寬為多少（Hz）？ 若電路要操作在頻率100 MHz，將R1 置換為電感L1，如圖二（b）。此電感為非理 想，其品質因子（quality factor）為50。試問電感值為多少（H）？ 圖二（b）放大器之電壓增益在100 MHz 為多少（V/V）？（正負號必須正確才得分） （a） （b） 圖二 Vin Vin Vin Vin Vout Vout Vout Vout D1 D2 C1 C2 C1 C1 M1 M1 R1 L1 VDD VDD 105年公務人員高等考試一級暨二級考試試題 代號：22630 全一張 （背面） 等 別：高考二級 類 科：電子工程 科 目：高等電子電路學（包括類比與數位）

振盪器電路如圖三所示，Vcc 與VB提供適當電壓。元件參數為C1 = 3 nF，C2 = 6 nF， L1 = 100 nH 而具有品質因子為50。電晶體之VA = ∞，β = 100。熱電壓VT = 25 mV。 計算震盪頻率為多少（Hz）？（5 分） 電路能起始震盪，電流源IB 至少需要多少（mA）？（15 分） C1 C2 L1 IB VCC VB 圖三

放大器電路如圖四，其中差動放大器A = 1000 V/V，輸入電阻為∞，輸出電阻ro = 1 kΩ。 電路元件Rf = 5 kΩ，RL = 5 kΩ，及RS = 1 kΩ。試計算迴授因數β，電壓增益 Av = Vo/Vs，輸入電阻Rin，輸出電阻Rout。（每小題5 分，共20 分） 圖四

使用CMOS 邏輯電路設計，NMOS 與PMOS 電路有對偶關係（duality）。已知PMOS 部分的電路如圖五，請畫出NMOS 部分的電路（要標出輸入訊號的相關正確位置）， 並找出此電路的函數關係。（20 分） 圖五 VDD VCC VB IB L1 C1 C2 C1=∞ C2=∞ VO VS RS Rf RL Rin Rout A A C B D

圖一為折疊式疊接放大器（folded cascode amplifier），假設所有MOSFET 電晶體之 小信號參數均為gm = 1.0 mA/V、ro = 200 kΩ、且CL = 2 pF，試回答下列問題： （每小題5 分，共20 分） 放大器輸出電阻（output resistance）Ro = Rop // Ron =？ 放大器電壓增益（voltage gain）=？ 放大器主極點頻率fp（dominant pole frequency）=？ 放大器單增益頻率ft（unity-gain frequency）=？ 圖一

如圖二之電路，若迴路增益遠大於1 (loop gain βA >> 1)，試回答下列問題： （每小題10 分，共20 分） 此電路轉導（circuit transconductance）Gm = Io / Vs 之表示式？ 試求出RE 之電阻值，使得Gm = 1 mA / V。 圖二 Q4 VDD Q9 I -VSS Rop Q5 VBP2 Q4 Q6 Q8 CL V+ Vo Ron VBP1 V- Q7 RS VS Rin RC IO Rout RE Q2 Q1 Q2 Q3 Q10 ＋ － 103年公務人員高等考試一級暨二級考試試題 全一張 （背面）

圖三為達靈頓耦合對（Darlington pair）電路，請忽略所有電晶體之or ，並以小信號 分析（ er r , , π β ）回答下列問題：（每小題5 分，共20 分） Rin 的表示式？ Rout 的表示式？ 電壓增益Vo / Vsig 的表示式？ 已知 mA 2 2 = E I 、 50 2 1 = = β β 、 Ω = k 1 E R 、 Ω = k 50 sig R ，試計算 ? = out R 圖三

圖四為疊接式電流鏡（cascode current mirror）電路，假設所有的電晶體之參數均為： V 7.0 = tV 、 2 V / μA 350 = ox nC μ 、 V 8.1 = A V 、 20 = L W ，且Iref ＝100 μA。請忽略電晶體 Q3 與Q4 的基體效應（body effect），試計算：（每小題5 分，共20 分） Q1 閘極端點的直流電壓值VG1 =？ Q4 閘極端點的直流電壓值VG4=？ 最小的輸出直流準位Vo, min=？ 輸出電阻Ro =？ 圖四

假設一CMOS 邏輯布林函數（Boolean function）為：Z= ) )( ( C B A E D + + + ，試回 答下列問題： 試繪出此邏輯布林函數之CMOS 電晶體層級電路圖。（10 分） 如中假設所有PMOS 電晶體閘極之寬長比均為 12 = ⎟⎠ ⎞ ⎜⎝ ⎛ P L W ，且所有NMOS 電晶 體閘極之寬長比均為 10 = ⎟⎠ ⎞ ⎜⎝ ⎛ N L W ，試繪出此邏輯電路之等效反向器電路。（5 分） 並求出該等效反向器電路CMOS 電晶體之 eq P L W , ⎟⎠ ⎞ ⎜⎝ ⎛ 及 eq N L W , ⎟⎠ ⎞ ⎜⎝ ⎛ 分別為？（5 分） VCC Rsig Vsig Rin Q1 RE -VEE Rout VO Q2 Iref Rref Q4 Q1 Q3 Q2 Io Vo Ro ＋ －

,

1 n th GS DS DS DS n th GS n n th GS DS n th GS n D V V V V V V V L W k V V V V V L W k I (a) (b) 一、圖一為二極體電路，其輸入為50 V rms、60 Hz 之電源，設二極體為理想。 請繪出輸入電壓波形、輸出電壓（Vout）波形，並求輸出峰值電壓。此電路功能為 何？（12 分） 求輸出信號的直流電壓，請詳細列出推導過程。（5 分） 圖中所使用的二極體，其最小可承受之峰值反向電壓（peak inverse voltage）為何？ （3 分） 圖一 二、圖二(a)是一個CMOS 邏輯閘，其中VDD=5 V，臨界電壓Vth(n)=–Vth(p)=1 V， kn '=kp '=0.2 mA/V2，負載電容CL=2 pF，各電晶體的W/L=1。NMOS 的電流電壓關 係式如圖二(b)。 請列出輸出Y 與輸入A 及B 的關係。請問這是什麼邏輯閘？（5 分） 一個邏輯閘的下降傳遞延遲（propagation delay）tPHL 定義為從初值下降至初值 50%所需時間，計算此邏輯閘的tPHL。（請注意，tPHL 值會受到輸入組合的影響） （10 分） tPLH 定義為從初值上升至終值50%所需時間，請問此邏輯閘之tPLH 為何？（請注 意，Q3 與Q4 為串聯，同時導通時可視為單一PMOS，而其通道長度為Q3 與Q4 通道長度之和）。（5 分） 圖二 D2 D1 Vout + − + − 50 V rms 10 kΩ 10 kΩ 10 kΩ 102年公務人員高等考試一級暨二級考試試題 類 科： 電子工程 全一張 （背面）

圖三中之運算放大器皆為理想放大器，飽和輸出電壓為±10 V。 圖三(a)為Schmitt 觸發器，求臨界電壓，並畫出轉換曲線。（10 分） 圖三(b)為三角波振盪器（triangular-wave generator），其中左邊運算放大器電路 為比較器。試繪出Vout 波形，並求出此振盪器之振盪頻率。（10 分） 圖三

圖四中之運算放大器為理想放大器。 推導此電路之轉移函數（Vout/Vin），此電路為何種濾波器？（8 分） 求直流增益及3 dB 頻率。（4 分） 求R1、R2 及C 的值，使此電路輸入電阻為1 kΩ，直流增益為40 dB，且3 dB 頻 率為4 kHz。單位增益（unit gain）頻率為何？（8 分） 圖四

考慮圖五的差動放大器。電路中VT=25 mV，VBE(active)=0.7 V。此差動放大器的直流 基極電壓為0 V。 假設Q1 及Q2 之α值為α1=α2=0.98，求電壓增益Vout/Vin。（10 分） 假設α1=0.980，α2=0.975，求其輸出之直流差動電壓VOUT。（10 分） + R1 Vout – R2 C Vin + – Vout Vin (a) (b) + R1 Vout – 0.022 μF 22 kΩ + – 18 kΩ R3 C R2 56 kΩ R2 20 kΩ R1 10 kΩ Vout 2.2 kΩ RE 3.3 kΩ RC1 +15 V 3.3 kΩ RC2 −15 V Vin Q1 Q2 + + – – 圖五

如圖1(a)所示之共基極放大器（common-base amplifier）電路，若電晶體之β=100： （15 分） 求電壓增益（voltage gain）vo/vi； +- +VDD= +10V +VDD = +10V RE =10kΩ RE = 10kΩ C= ∞ C = ∞ vo vivi RC =5kΩ ∞ -VSS= -10V 0 t 10mV vi(mV) VDD RD X M1 M2 Y RF RS Iout Iin RC = 5kΩ ∞ - + vi(mV) vo 10mV t 0 -VSS = -10V 若放大器之輸入訊號如圖1(b)所示，請畫出電晶體集極（collector）端之波形並 說明輸出訊號峰值振幅（peak amplitude）為何？ 圖1(a) 圖1(b) VDD

如圖2 所示具回授（feedback）功能之串接放大器（cascade amplifier）電路， 忽略通道長度調變效應（channel length modulation effect），若M1及M2之轉導 （transconductance）分別為gm1及gm2：（25 分） 請問此為何種回授？ 求電流增益（current gain）Iout/Iin。 RD Iout M2 X M1 Iin Y RF RS 圖2 99年公務人員特種考試海岸巡防人員考試、99年公務人員特種考試基層警察人員考試、 99年公務人員特種考試關務人員考試、99年公務人員特種考試經濟部專利商標審查人員考試、 99年第一次公務人員特種考試司法人員考試及99年國軍上校以上軍官轉任公務人員考試試題 類(科)別： 電子工程 全一張 （背面） ∞ RG =10MΩ RD =10kΩ RL =10kΩ vo vi +VDD= +15V ∞ Rin M3 M4 E VDD M2 M1 Vin ISS CL Vout CE IB1 IB2 - + + - Vo R2 R1 +VDD = +15V vo ∞ ∞ RL = 10kΩ RD = 10kΩ vi RG = 10MΩ

如圖3 所示之共源極放大器（common-source amplifier）電路，若電晶體之臨界電壓（threshold voltage）Vt=1.5V，厄立電壓（Early voltage） VA=50V，µnCox(W/L)=0.25mA/V2，其中µnCox 為製程轉導參數（process transconductance parameter），L為通道長度，W為通道寬度： （30 分） 求電壓增益vo/vi； Rin 求輸入電阻Rin； 可允許之最大輸入訊號為何？ 圖3

如圖4 所示之差動放大器（differential amplifier）電路，若M1、M2、M3及M4 之轉導分別為gm1、gm2、gm3及gm4，輸出 電阻（output resistance）分別為ro1、ro2、 ro3及ro4，求此電路之二個極點（pole）及 一個零點（zero）。（15 分） VDD E + Vout Vin ISS CL CE M4 M3 M1 M2 圖4

如圖5 所示運算放大器（operational amplifier）電路，R1=10kΩ，R2=1MΩ， 若運算放大器之輸入偏壓電流（bias current）為100nA，輸入偏移電流 （offset current）為10nA：（15 分） R2 R1 - IB1 求輸出直流偏移電壓（offset voltage）； 若有一電阻R3串聯於運算放大器 正的輸入端，欲使輸出直流偏移 電壓最小，求R3； + Vo IB2 - 當R3加入之後，新的輸出電壓為 何？ 圖5

圖1 為三角波產生器電路，v3為三角波輸出。 詳細畫出v1、v2和v3之波形，並標出此三個波形之最高值、最低值和週期。（8 分） 求三角波v3之最高值和最低值。（6 分） 求三角波v3之週期。（6 分） 1 1.5 k R = Ω

1 k R = Ω 3v + − 1v + −

1 k R = Ω 1 F C µ = 2v + −

1 k R = Ω zener 4.3V 0.7V Z D V V = = 二極體穩壓在 ，順偏電壓為 15V − 15V − 15V + 15V + 圖1 二、圖2 為回授放大器電路，三個電晶體之β值均為200，射極直流電流均為5 mA。 求電壓增益值Av= vo/vs。（12 分） 求輸入電阻值Rin。（4 分） 求輸出電阻值Rout。（4 分） sv 1 2kΩ C R = 2 2kΩ C R = CC V + ov + − 0.2kΩ E R = 0.2kΩ F R = 1 Q 2 Q out R in R + − 2 5 mA EI ↓ = EE V − 3 Q 1 5 mA EI ↓ = 5 mA 圖2 97年公務人員高等考試一級暨二級考試試題 類 科： 電子工程 （請接第三頁） 全三頁 第二頁 三、將三個邏輯反相器Q1、Q2和Q3連接成一個環，形成振盪器，如圖3 所示。這三個反 相器的輸出為高電位時是5 V，輸出為低電位時是0 V。 假如此三個邏輯反相器由高電位到低電位的延遲時間和由低電位到高電位的延遲時 間，如表1 所示。畫出v1、v2和v3之波形，並將表1 之數值標明在所畫的波形上。 根據所畫的波形，各求v1、v2和v3之5 V高電位和0 V低電位之時間。（10 分） 假如此三個邏輯反相器由轉態電位到低電位的延遲時間、由轉態電位到高電位的 延遲時間（假設轉態電位為2.5 V）和0 到100%之上升與下降時間，如表2 所示。 畫出v1、v2和v3之波形，並將表2 之數值標明在所畫的波形上。根據所畫的波形， 求v1、v2和v3之5 V高電位和0 V低電位之時間。（10 分） 1 Q 1v 2 Q 2v 3 Q 3v 圖3 1 2 3 Q Q Q 高電位到低電位 的延遲時間 低電位到高電位 的延遲時間 4 ns 5 ns 6 ns 9 ns 7 ns 8 ns 反相 器 上升 時間 下降 時間 1 2 3 Q Q Q 轉態電位到低電 位的延遲時間 轉態電位到高電 位的延遲時間 2 ns 3 ns 3 ns 3 ns 4 ns 5 ns 1 ns 1 ns 1 ns 1 ns 1 ns 1 ns 反相 器 表2 表1 四、考慮圖4 的隨耦器電路，其中Q1和Q2互相匹配， 150 2 1 = = β β ，且在集極電流為10 mA時，VEB1 = VBE2 =0.7 V。Q3和Q4互相匹配但接面面積為Q1和Q2的三倍， 50 = = 4 3 ，且在集極電流為30 mA時，VBE3 = VEB4 =0.7 V。 β β 求R1、R2、R3、R4之值，使得vI =+5 V時 ，Q1的射極電流為10 mA，Q3的基極電 流為10 mA，且Q3和Q4的無負載靜態電 流為40 mA。（14 分） Iv 1 R 10V CC V + = + 1 Q out R L R 3 Q 3 R 2 R 10V CC V − = − 2 Q 4 Q 4 R 10V CC V + = + 10V CC V − = − O v 在輸入電壓約為0 V 時，計算此電路由一 內阻為零的信號源推動時的輸出電阻。 （6 分） 圖4 97年公務人員高等考試一級暨二級考試試題 類 科： 電子工程 全三頁 第三頁

考慮圖5(a)的放大器電路，其中Q1～Q13均相同，其 200 = β ， V 50 = A V ，而Q14的接 面面積為Q13的10 倍，其 200 = β ， V 50 = A V 。電流鏡之Iref = 0.2 mA。此放大器之 小訊號等效電路如圖5(b)所示。 求第一級之輸入電阻值Rin1。（3 分） 第一級之短路電流表示為is1 = G1vi，求G1值。（3 分） 求第一級之輸出電阻值Rout1。（3 分） 求第二級之輸入電阻值Rin2。（3 分） 第二級之短路電流表示為is2 = G2vi2，求G2值。（3 分） 求第二級之輸出電阻值Rout2。（3 分） 求電壓增益值vo/vi。（2 分） 10 V EE V − = − ov ref I

Q 5 Q 1 Q 2 Q 10 Q 14 Q =+10 V CC V + 12 Q 9 Q 13 Q 11 Q 8 Q 1 R 3 150 R = Ω 4 Q 3 Q

Q 2 5kΩ R = iv+ − 7 B

C 1 in R 2 out R Q10 圖5(a) 1 si 1 out R iv + − 1 in R 2 iv + − 2 si 2 out R ov + − 2 in R 7 B 8 C 圖5(b)

圖一所示為B 類輸出級，其中VCC = 6 V，RL = 4 Ω。假如輸出為弦波，峰值振幅為 4.5 V，求： 輸出功率。（4 分） 由每個電源供應器抽出的平均功率。（4 分） 在此輸出電壓下所得的功率效率。（4 分） 若βN = βP = 50，由vI 所供應的峰值電流。（4 分） 每個電晶體必須能安全散逸的最大功率。（4 分） +VCC vO QP iL RL −VCC vI QN 圖一

圖二電路中的運算放大器開迴路增益為105，單極點下降之ω3 dB = 10 rad/s。 畫出迴路增益的波德圖。（6 分） 求｜Αβ｜= 1 時的頻率，及其相對應的相位邊限（phase margin）。（7 分） 求閉迴路之轉換函數，包括其零點與極點。畫出極點—零點圖。畫出轉換函數大 小對頻率關係圖，並標出圖中的重要參數。（7 分） Rs = 100 kΩ 100 kΩ 0.01 µF Vo Vs ＋ － ＋ － 圖二 94 年公務人員高等考試一級暨二級考試試題 代號： 科 別： 電子工程（選試積體電路技術、電子元件）、 電子工程（選試數位信號處理、數位系統設計） 全一張 （背面） 20630 20730

考慮圖三的共射極放大器；其中RS = 5 kΩ，R1 = 33 kΩ，R2 = 22 kΩ，RE = 3.9 kΩ， RC = 4.7 kΩ，RL = 5.6 kΩ，VCC = 5 V。dc 射極電流可以證明為IE ≅ 0.33 mA，其中 βO = 120，rO = 300 kΩ以及rx = 50 Ω。 求輸入電阻Rin 以及中頻（midband）增益，AM。（7 分） 若CC1 = CC2 =1 µF，CE =10 µF，求低頻3 dB 頻率。並求出因CE 所造成的零點頻 率。（7 分） 若所使用電晶體的fT = 700 MHz，Cµ =1 pF。求高3 dB 頻率fH 的近似值。（6 分） Vo ＋ － Vs Rin R2 Rs R1 RC RE RL CC2 CE VCC 1 2 5

3 6 7 0 CC1 圖三 四、考慮圖四的反相器，其中VCC = 5 V，RC = 1 kΩ，RB = 10 kΩ，VBE = 0.7 V。 在vI為低電位時，令輸出接到N 個相同反相器的輸入端。 若N = 5，求VOH。（5 分） 求雜訊邊限（NMH）至少為1 V 時，N 的極大值。假設 β = 50，VCEsat = 0.2 V。（5 分） 當輸入為低值0.2 V 時，電晶體截止，令反相器驅動 10 個相同的反相器。求反相器消耗的總電流以及RC 的 功率消耗。（5 分） 若輸入為高值，電晶體飽和，求反相器的功率消耗，忽略 基極電路的功率消耗。（5 分）

圖五電路中的BJT 在vBE = 0.7 V 時開始導 通，且在vBE = 0.8 V 時完全導通。而D7 也 和BJT 一樣，且蕭基二極體電壓降為0.5 V。 所實現的邏輯函數為何？（4 分） 求出VOH 與VOL。（4 分） 求出VIL 與VIH。（4 分） 求出雜訊邊限。（4 分） 求出當A 為高電位，B 為高電位，C 為低 電位時，從電源供應器所汲取的電流。 （4 分） VCC RC vO iC iB vI 圖四 RB +2.5 V +2.5 V R4 = 6 kΩ R1 = 4 kΩ R2 = 4 kΩ R3 = 12.5 kΩ D6 D7 D5 D1 D4 D3 D2 Q1 Y A B C 圖五

圖1 所示為一反相Miller 積分電路，假設運算放大器之開路增益為單一極點之形式 ，且其d.c.增益A0 遠大於1。 試將此開路增益函數A(s)以A0 及該單一極點 -ωa(ωa >0)表示之，並求其單位增益 （unity-gain）頻率ωt 與A0，ωa 之關係。（5 分） 設ωa<<1/RC<<ωt，試證明此積分器之轉移函數T(s)＝V2(s)/V1(s)可表示為 （-1/sCR）× B(s)之形式，並求B(s)。（5 分） 為補償此積分電路之非理想特性，可將一電阻r 與電容C 串聯，設 1/RC<<ωt，試求r 之適當值，使得T(s)更接近理想之積分函數。（6 分）

圖2(a)為一理想之壓控電流源（VCCS），其輸出電流io 可表示為gm(Vi +–Vi －)，gm 為轉導（transconductance）值。 如圖2(b)，請注意VCCS1 及VCCS2之電流輸出極性相反，其轉導值分別為gm1， gm2。試求其輸入阻抗Zi(s)。（以gm1，gm2 及負載Z2(s)表示之）。若Z2(s)為一電 容，證明此電路可模擬一接地之電感。（8 分） 今假設VCCS1，VCCS2 特性相同，（gm1＝gm2＝gm）且各具有並聯寄生之輸入電 容Ci及輸出電容Co 及輸出電阻ro，（Co 與ro 並聯）。如Z2(s)仍為一電容C，試 求其輸入特性（以輸入導納Yin(s)表示），並求其等效電路。（8 分） 今欲模擬一90μH 之接地電感，設gm＝0.2mA/V，並將寄生電容納入考慮，試求 C 之值（Ci＝0.1 pF, Co＝0.25 pF, ro＝1 MΩ）。並求第 小題等效電路中所有各元 件之值。（8 分） C V2 R V1 圖1 _ A(s) + 圖2(a) VCCS io vo vi － vi + + _ – io2 + _ _ Z2(s) io1 + _ + 圖2(b) Zi(s) Vi VCCS1 VCCS2 九十二年公務人員高等考試一級暨二級考試試題 高二：21210 等 級： 二級考試 科 別： 電子工程 全三頁 第二頁

圖3 中n-MOS 電晶體Q1b及p-MOS 電晶體Q1a分別與Q2a及Q2b特性相同， 其K 值（K＝0.5μCox(W/L)）分別為Kn 及Kp，其臨限（threshold）電壓分別為 Vtn，Vtp(Vtp<0)。假設所有之MOS 電晶 體均在主動區工作，且其電流、電壓滿 足“平方律＂的關係， 試證明輸出電流io與輸入信號電壓Vin 成正比。（8 分） 試將io與Vin之比例常數以Kn, Kp, Vtn, Vtp, Vc1 表示之。（7 分）

圖4(a)所示為一動態（dynamic）組合邏輯電路。A1…AN為輸入，Y 為輸出。另φ為 一週期性之時脈信號，PDN 為由NMOS 組成之一電路。 試說明此電路之工作原理（就φ＝HIGH 及φ＝LOW 時分別解釋之）。（10 分） 若要維持電路之正常工作，時脈信號φ的頻率不能太低，為什麼？（5 分） 設N＝4，試設計一PDN 電路，實現Y＝A1A2＋A3A4之組合邏輯函數。（5 分） 若在圖4(a)之輸出Y 端加入另一p-MOS 元件Q2 如圖4(b)所示，試說明Q2 對電 路工作的助益。又此Q2 之（W/L）值不可過大，為什麼？（5 分） （請接第三頁） RL VDD VC1 vin VC2 (= -VC1) VSS = -VDD 圖3 io Q1b Q1a Q2a Q2b +VDD Y QP φ PDN A1 A2 AN φ Qe 圖4(a) +VDD +VDD QP Q2 Y PDN A1 A2 AN 圖4(b) φ 九十二年公務人員高等考試一級暨二級考試試題 高二：21210 等 級： 二級考試 科 別： 電子工程 全三頁 第二頁

試說明圖5 中之電路的邏輯功能。（5 分） 試說明時脈信號（clk）在上述電路中的作用。（5 分） 為使上述電路正確工作，Q5, Q6, Q7的寬度必須較Q3, Q4為大（各元件之通道寬度 比例如圖5 中表示）。如果Q5, Q6, Q7之寬度太小，可能會發生什麼問題？（10 分） 全三頁 第三頁 +VDD (2) Q3 Q D (5) Q1 Q5 (5) inverter Q7 (5) clk Q6 (5) Q (5) Q2 (2) Q4 （(．)中數字為通道寬度比） 圖5

下圖是CMOS NAND 電路，其兩輸入電壓接在一起，NMOS 電晶體其transconductance parameter 與臨界電壓(threshold voltage)分別為 ) ( L C W ox n n µ β = 和Tn V ，PMOS 電晶體其 transconductance parameter 與臨界電壓分別為 ) ( L C W ox p p µ β = 和Tp V ，電源電壓為 DD V ， 當 Tn th out in V V V V > = = 時， 說明M1, M2, M3 和M4 處於飽和區(saturation region)或線性區(triode region)。（8 分） 忽略body effect，求th V 為何？（12 分）

下圖是CMOS pseudo-nMOS 電路，NMOS 電晶體其transconductance parameter 與臨界 電壓(threshold voltage)分別為 ) ( L C W ox n n µ β = 和Tn V ，PMOS 電晶體其transconductance parameter 與臨界電壓分別為 ) ( L C W ox p p µ β = 和Tp V ，電源電壓為 DD V ，忽略body effect。 當 DD in V V = 時， Tn GS OL out V V V V − < = 1 ，求OL V 為何？（5 分） 當 Tp th out in V V V V > = = 時，求th V 為何？（15 分） VDD M2 M1 Vout Vin M3 M4 M1 M2 Vin=Vth Vout=Vth + + － － VDD 九十一年公務人員高等考試一級暨二級考試試題 高二：212-1 等 級： 二級考試 科 別： 電子工程 全一張 （背面）

對下圖的數位電路，以輸入ABC 表示輸出X 與Y。（5 分） 分別說明此數位電路的功能與輸出X 與Y 的功能。（15 分）

下圖是Source follower 電路的小信號等效電路。 求 ) (s V V in out 。（15 分） 如果 ) (s V V in out 的兩個極點(pole)距離夠遠，求其第一個極點。（5 分）

求下圖中 ) (s I V X X 。（10 分） 如果 s R 大於 m g 1 ，畫出 ) ( ω j I V X X 對ω 的圖。（10 分） gmV1 Rs V1 CGS － + － + IX VX Rs Vin CGD CGS Vout gmV1 V1 CL + － + －