高等電子電路學研究考古題｜歷屆國考試題彙整

如圖電路之元件參數，R1 = 2 kΩ，R2 = 4 kΩ，V1 = 1 V，V2 = 5 V。 （每小題10 分，共20 分） 假設運算放大器為理想放大器，其差動增益為無限大且輸入電流為 零，求輸出電壓Vo 為多少伏特？ 如果此運算放大器輸入電流為零，但差動增益Ad = 100，求輸出電壓 Vo 為多少伏特？

如圖之差動放大器，電晶體均操作於飽和區，其中M1, M 2參數：gm = 1 mA/V， λ = 0.01 V-1；M3, M 4參數：λ = 0.01 V-1，VDD = 5 V 且偏壓電流ISS為2 mA。 V1 與V2 何者可視為此差動放大器之正端輸入？（5 分） 求小訊號輸出阻抗Ro。（10 分） 求小訊號差動電壓增益Ad。（10 分） R2 R1 R1 R2 Vo V1 V2 V1 V2 Vo Ro M1 M3 M4 M2 VDD VDD ISS 16230

如圖NPN 電晶體電路，偏壓於主動區時，其VBE = 0.7 V，電流增益 β 為100；如偏壓於飽和區時，VCE = 0.2 V。電路現操作於VCC = 5 V， VEE = -5 V，R1同R2皆為4 kΩ，R3 = 4.3 kΩ，R4 = 4 kΩ 且gm = Ic / 0.025 A/V， 試求：（每小題10 分，共30 分） 試分析此電晶體操作於飽和區或主動區。 試求出偏壓電流Ic 為多少？ 試求出電晶體小訊號電阻rπ。

1 位元加法器有三個輸入，分別為A、B 及C。有兩個輸出，分別為和 （Sum）與進位（Carry）。 請寫出進位之真值表。（5 分） 請寫出進位之布林函數（Boolean Function）。（10 分） 試以二輸入AND、OR 及XOR 邏輯閘實現一位元加法器。（10 分） Vo Vi VCC VEE R1 R3 R2 R4 ∞ ∞ A B C Carry Sum

如圖（一）之雙極性接面電晶體（BJT）放大電路，電晶體參數為：β = 100、VA = ∞， 電容器CC1 = CC2 = 1 pF。試求： 電晶體參數rπ =？（10 分） 電壓增益AV = vo/vs =？（10 分） 電流增益Ai = io/is =？（10 分） 圖（一）

如圖（二）為CMOS 差動放大器電路，IQ = 0.2 mA。PMOS 電晶體M1 及M2 的參數 為：Kp = 0.5μpCox(W/L)p = 0.1 mA/V2、λp = 0.015 V-1、VTP = -1 V。NMOS 電晶體M3 及M4 的參數為：Kn = 0.5μnCox(W/L)n = 0.1 mA/V2、λn = 0.01 V-1、VTN = 1 V。試求： 輸出阻抗Ro =？（10 分） 開路差動模式之電壓增益（open-circuit differential-mode voltage gain）？（10 分） 圖（二） CC1 CC2 vo is io vs V += +16 V V -= -6 V RL=6 kΩ RE =2 kΩ RS =0.5 kΩ RC =6 kΩ RB = 10 kΩ V -= -10 V V += +10 V vo v1 v2 IQ M1 M2 M3 M4 Ro 106年公務、關務人員升官等考試、106年交通 事業鐵路、公路、港務人員升資考試試題 代號：16130 16230 全一張 （背面） 等 級： 簡任 類科（別）： 電子工程、電信工程 科 目： 高等電子電路學研究（包括類比與數位）

如圖（三）之NMOS 數位電路，電晶體ML、MX 及MY 具有相同之μnCox 值，另相關 參數為：(W/L)X =(W/L)Y = 5、(W/L)L = 2、VTNX = VTNY = 0.8 V、VTNL = -1.5 V，且忽略 基體效應（body effect）。如果vX = vY = 5 V，試求： vo =？（10 分） vGSX及vGSY分別為何？（10 分） 圖（三）

邏輯函數 CE) A(BD Y + = ： 試設計繪製一具有該邏輯函數之CMOS 電路圖。（20 分） 如果一基本CMOS 反相器（inverter）之電晶體參數值：(W/L)n = 2、(W/L)p = 4，如 欲使之CMOS 電路具有對稱之切換時間、且兩倍於該基本CMOS 反相器之切換 速度，試求之CMOS 電路中，每一NMOS 及PMOS 電晶體之(W/L)值，分別為 何？（10 分） MX ML MY vX vY vo VDD =5 V

電晶體電路如下圖，其中電晶體Q1 與Q2 性能相同，偏壓於主動區時|VBE| = 0.7 V， 電流增益趨近無窮大（β = ∞），於飽和區時VCE = 0.2 V。又VCC = +5 V，VEE = -5 V， R1 = 5 kΩ，R2 = 15 kΩ，R3 = R4 = R5 = 10 kΩ。試算標示的電壓v1 及v2，與電流i1 及 i2。（20 分） VEE VCC v1 v2 Q1 Q2 R1 R2 R3 R4 R5 i1 i2

如圖(a)之放大器，電晶體M1,2 參數：gm = 1 mA/V 及 λ = 0，VDD = 5 V，電流源 ISS = 1 mA，並聯之電阻RSS = 1 kΩ，具有不對稱的負載電阻，RD1 = 10.1 kΩ， RD2 = 9.9 kΩ。（每小題10 分，共30 分） 試算此電路之輸入直流位移電壓（dc offset voltage）。 試算此電路之共模抑制比率（common-mode rejection ratio）。 將此單級放大器串接如圖(b)，輸入小訊號11 mV 在正端，9 mV 在負端。試算輸出 之v1 及v2 電壓分別為多少？ vin+ vin- vout+ vout- RD1 RD2 ISS M1 M2 VDD RSS + - - + 11 mV v1 v2 9 mV 圖(a) 圖(b) R3 R1 R4 R5 R2 VCC VEE Q2 Q1 i1 i2 v1 v2 VDD RSS ISS RD1 RD2 M1 M2 vout vout - + vin vin + - v1 v2 11 mV 9 mV 104年公務人員升官等考試、104年關務人員升官等考試 104年交通事業公路、港務人員升資考試試題 代號： 全一張 （背面） 等 級： 簡任 類科（別）： 電子工程、電信工程 科 目： 高等電子電路學研究（包括類比與數位） 16130 16230

下圖電路可以做為數位電路之正反器使用，當vin < vIL 時，輸出邏輯1，當vin > vIH 則輸出邏輯0。電晶體參數： 2 450 V A L W C k ox n n μ μ = ⎟⎠ ⎞ ⎜⎝ ⎛ = ，截止電壓VTH = 1 V，及 λ = 0。電路之VDD = 5 V，RD = 5 kΩ。（每小題10 分，共30 分） 試算此電路輸出邏輯1 之最高輸出電壓vOH 與邏輯0 之最低輸出電壓vOL。 輸入之截止電壓vIL 與vIH，通常定義為電壓轉換曲線上斜率等於-1 之兩個輸入電 壓，意即 1 − = I O dv dv 之處。試算此電路之截止電壓vIL 與vIH。 當此電路輸入訊號為邏輯0（電壓0 V）與1（電壓VDD）變化之週期方波，所消 耗之平均功率為多少？ VDD RD vin vout

試建立用NAND 邏輯閘設計的CMOS SR 正反器（flip-flop），列出其真值表、邏輯 電路與CMOS 電路。（20 分） VDD RD vout vin

下圖電路元件參數為 Ω = Ω = Ω = k 4 , k 4 , k

L D S R R R 及 Ω = k 50 G R ，電晶體參數： gm = 0.5 mA/V 及 0 λ = 。（假設CG、CC1 和CC2 的電容值很大） 請畫出此電路之小信號等效電路（small-signal equivalent circuit）。（10 分） 求出小信號電壓增益 i o v v v A = 。（5 分） 求輸入電阻 iR 。（5 分） iv 1 C C iR S R G R G C 2 C C V + V − D R L R ov 二、運算放大器的參數：增益為μ、差動輸入電阻為Rid 以及輸出電阻為ro。 （μ = 5000、Rid = 100kΩ、ro = 1kΩ、RL = 2kΩ、R1 = 1kΩ、R2 = 1MΩ 和 Rs = 10kΩ） 請求出閉迴路增益Vo /Vs、輸入電阻 Rin 和輸出電阻 Rout。（15 分） 若運算放大器的開回路3-dB 頻寬為1kHz，則此閉迴路電路的3-dB 頻寬為何？ （5 分） id R 1 V + − 1 V μ or s V o V s R 1R 2 R L R in R out R 102年公務人員升官等考試、102年關務人員升官等考試 102年交通事業郵政、港務、公路人員升資考試試題 等別(級)： 簡任 類科(別)： 電子工程 全一張 （背面）

對於下面電路，假設運算放大器為理想電路以及R = 100 歐姆，請求出電壓V1、V2、 V3、V4 和電流 I1、I2、I3、I4 的大小。（20 分） 1I 2I 3I 4I 1 V 2 V 3 V

V 四、設計三位元輸入之偶數檢查位器（even-parity checker）。當輸入A，B 和C 有偶數 個（0 個或2 個）邏輯"1"時，輸出Y 為邏輯"0"。（每小題5 分，共20 分） 請做出真值表（truth table）。 寫出Y 的布林函數（Boolean function）。（注意：Y 是Y 的反相） 請以二輸入XOR 邏輯閘和反相器邏輯閘實現之電路，畫出邏輯電路圖。 請以CMOS 電晶體實現一個二輸入XOR 邏輯閘電路，畫出電路圖。（注意：請 標清楚NMOS 和PMOS）

T 型正反器（flip-flop）的電路符號和真值表如下。我們可以利用D 型正反器和組合 邏輯電路來實現T 型正反器，請設計之。（20 分）

試說明MOSFET 元件中造成通道長度調變（channel-length modulation）效應及基 底（body）效應的物理機制。（8 分） 試繪出MOSFET 元件之四端點（source, drain, gate, body）小信號等效電路模型， 此模型須包含中的二種效應，並將元件內各寄生電容一併納入。（7 分） 試將中之小信號電路模型作適當之簡化，以求得MOSFET元件之單位增益頻寬 （fT）之表示式。（10 分）

圖一所示為一由雙極性電晶體（BJT）Qp , QN所構成之B類放大器，其輸出負載電阻 為RL，所有電容效應皆可忽略。 當輸入信號（設為一弦波）甚小及過大時，此放大器輸出波形皆會有失真（distortion） 現象，試分別解釋其原因。（10 分） 忽略中的失真現象，並設輸出信號v0(t)為一振幅為Vom之弦波，請計算此放大器 之效率（η），並以Vcc , Vom等參數表示之。（5 分） 同之狀況，試求消耗於QP及QN中之總平均功率（PD）。（以Vcc , Vom及RL表示 之）（5 分） 此放大器於理想狀況時最大效率（ηmax）為何？當總平均消耗功率為最大（PD＝PD max） 時效率又是多少？（5 分） VCC QN QP -VCC RL vO(t) vI(t) 圖一 98 年公務人員、關務人員升官等考試試題 類 科： 電子工程 全一張 （背面）

圖二、所示，為動態CMOS Latch電路（又稱為C2MOS）之二種可能之實現 方法，其中φ及φ為二互為反相之時脈（clock）信號。此二電路何者之特性較佳？ 試解釋之。（10 分） VDD VDD φ φ φ Q D D   φ Q 試用中特性較佳之CMOS Latch 電路作為基本單元，建構一動態D 型正反器（Flip- Flop）。（10 分） 圖二

圖三所示為一雙模數除頻器電路，“MC”為模數（Modulus）控制信號。 試求當MC 分別為“0”及“1”時，其除頻比。（7 分） “fin”為一週期性對稱方波時脈（clock）信號，試分別繪出當MC為“0”及“1”時， Q1, Q2, Q3之波形圖。（8 分） Q3 D Q2 Q1 D D NAND NAND ck 3 Q 2 Q ck ck 1 Q ck ck fin MC 圖三

試分別繪出一具有三個輸入端（A, B, C）之CMOS 及pseudo-NMOS NAND 閘電 路圖。（8 分） 試比較以矽VLSI 製程實現上述二種電路時之優、缺點。（7 分）