熱門推薦罰單破解實戰交通警察名師 25 年經驗,親授警察臨檢、檢舉魔人、科技執法、車禍糾紛的執法邏輯看課程介紹
購物車我的課程我的書籤免費註冊

積體電路技術研究考古題|歷屆國考試題彙整

橫跨多種國家考試的積體電路技術研究歷屆試題(選擇題 + 申論題)

歷屆考卷1 種考試・本頁 25

本科目全站收錄 25 題,本頁列出其中前 25 題,依考試與年份分組。整卷題目與答案請點各卷連結。

考試電子工程25
  1. 1申論題

    使用深次微米積體電路製程所製造出的電晶體有不可忽略的漏電流 (leakage current)效應,請問一個標準CMOS 邏輯閘的輸出邏輯值, 是否會受到漏電流的影響?請說明理由。(20 分)

  2. 2申論題

    將多個功能不同的晶片,整合成一個系統單晶片(System-on-a-chip, SOC)再封裝成一個積體電路(IC),相較於使用印刷電路板整合多顆積 體電路,請說明其優點為何?(20 分)

  3. 3申論題

    請說明nMOS 電晶體的基底(Body)在正常工作下為何需要接地(GND)? (20 分)

  4. 4申論題

    請分別說明電子遷移現象(Electromigration)和交談現象(Crosstalk) 如何影響電路佈局(layout)之考量?(20 分)

  5. 5申論題

    請說明一個標準CMOS 反相器,當其工作電壓下降成原來的一半時,會 對其動態功率消耗(Dynamic power consumption)造成何影響?又當此 反相器的負載電容加大成原來的兩倍時,又會對其動態功率消耗造成何 影響?(20 分)

  1. 1申論題

    說明標準CMOS 邏輯閘和pseudo-nMOS 邏輯閘在矽面積(Silicon Area)、功率消 耗及雜訊邊限(Noise Margin)上之差異。(10 分) 比較CMOS 邏輯閘和nMOS 邏輯閘在所使用的電晶體數、功率消耗及雜訊邊限上 之差異。(10 分)

  2. 2申論題

    畫出CMOS 反相器之電路圖。(5 分) 畫出CMOS 反相器之轉移曲線並標示pMOS 和nMOS 電晶體之工作區。(10 分) 說明CMOS 反相器如欲正常工作,其電源電壓之最低值應為何?(5 分)

  3. 3申論題

    請說明使用CMOS n-well 製程技術,製造CMOS 反相器之製造程序。(20 分)

  4. 4申論題

    請試述下列名詞之意涵:(每小題5 分,共20 分) 積體電路之可靠度(Reliability) 電子遷移現象(Electromigration) 基體效應(Body Effect) 交談現象(Crosstalk)

  5. 5申論題

    何謂系統晶片(SOC)?其和一般System on Board(SOB)之差異為何?(10 分) 何謂三維積體電路(3D-IC)?其和一般二維之平面式積體電路之差異為何?(10 分)

  1. 1申論題

    現今半導體主流技術互補金氧半CMOS 有何優缺點?(20 分)

  2. 2申論題

    何謂FinFET?(6 分) 做在Bulk wafer 與SOI wafer 上的FinFET 有何區別?各有何優缺點?(8 分) FinFET 對當今半導體技術有何重要性?(6 分)

  3. 3申論題

    現今半導體技術為何需要金屬閘極、High-k 閘極氧化層和應力技術?請分別詳述 之。(20 分)

  4. 4申論題

    現今半導體電路和系統,如何達成節能省碳和Low Power-High Speed?(20 分)

  5. 5申論題

    一般太陽能電池主要有PN 和PIN 架構: PN 和PIN 型太陽能電池,各如何操作和供電?(7 分) 那些因素會影響上述太陽能電池之轉換效率,請詳述之。(7 分) 如何改進PN 和PIN 行太陽能電池之短路電流密度Jsc 和開路電壓Voc,請分述之。 (6 分)

  1. 1申論題

    何謂CMOS n-well 技術?試繪剖面圖(cross-sectional view)說明NMOS 及PMOS 的結構。同時將兩者均採操作於 Saturation Mode 之下畫出其通道形式。注意通道 厚度、長度並標示出Source 及Drain 兩端點的位置。(20 分)

  2. 2申論題

    討論N 型Si 基板與金屬的 Heterojunction 接面,因為製程上有什麼差異,因此而 會形成肖基二極體(Schottky Barrier Diode)或歐姆接觸(Ohmic Contact)兩種不 同的元件行為。(20 分)

  3. 3申論題

    為了製程可靠度的要求,CMOS 製程可能在製作過程面臨Antenna effects issue(天 線效應)問題,請簡要敘述該問題及其解決方法。(20 分)

  4. 4申論題

    請分別敘述半導體中兩種摻雜技術的特性及不同處。若要形成MOS 元件的Source /Drain 應採何者較合宜?(20 分)

  5. 5申論題

    矽晶體之晶格常數為5.43 埃,請依此計算出矽晶體之體積密度,即一立方公分的矽 晶體約有多少個矽原子?並說明矽晶體摻雜Nd 及Na 時,合理的濃度值範圍應為多 少較合宜?(20 分)

  1. 1申論題

    何謂silicide?何謂salicide?試繪圖說明形成silicide 的重要步驟。(20 分)

  2. 2申論題

    試繪出SoI(silicon-on-insulator)CMOS 元件的基本結構,並說明其重要特性。 (20 分)

  3. 3申論題

    何謂triple-well 技術?試繪剖面圖(cross-sectional view)說明triple-well 的結構。 (20 分)

  4. 4申論題

    何謂reticle?與傳統的mask 比較下,它具有何重要特性?(20 分)

  5. 5申論題

    請解釋下列名詞:(每小題5 分,共20 分) Ion channeling effect MEMS(microelectromechanical system) OPC(optical proximity correction) SiGe-Base transistor

資料來源:考選部歷屆試題。