圖五為CMOS 邏輯電路,其中Qn 特性均相同,Qp1 之(W/L)值為Qp2 的
三倍,已知位移率(mobility)μn = 2 μp,請求出:
邏輯函數Y =?(10 分)
當Qp 全導通時(即A = B = C = D = 0),電路由輸出端流出至負載之
拉升(pull up)電流為IPU;當Qn 全導通時(即A = B = C = D = 1),
由負載流入電路之拉降(pull down)電流為IPD。設計使IPU = IPD,令
(W/L)n = x(W/L)p2,x =?(10 分)
(圖五)
VDD
Qp2 B
A
C
Qp2
D
Qn
D
Qp1
Qp2
A
Y
Qn
Qn
B
Qn
C