專利師 105 年電子學考古題

in V

R 2 in V F R

R 3 in V 3 in R 一、圖一(a)為二極體之片段式線性模型（piecewise linear model），二極體之順向導通 電壓為0.5 V，於跨壓0.7 V 時，電流為4 mA。若於圖一(b)電路輸入一弦波信號 vs = 0.2cosωt V，且 VB = 2 V。計算： 二極體之順偏小信號等效電阻(rD)。（6 分） 通過二極體之電流iD 與二極體之跨壓vD。（14 分） 圖一(a) 圖一(b) 二、圖二為一個理想運算放大器（operational amplifier）所構成之加權加/減法器（weighted summer/subtractor）。其中R1 = 1 kΩ、R2 = 2 kΩ、R3 = 3 kΩ、與RF = 6 kΩ。計算： 以輸入電壓Vin1、Vin2、與Vin3 表示之輸出電壓vo 。（15 分） 由Vin3 看到之輸入電阻Rin3 。（5 分） 圖二 （請接第二頁） D v Di 100 Ω a 100 Ω B V sv 0.7V 4 mA , Di mA , D V V 0.5V 105年專門職業及技術人員高等考試會計師、 不動產估價師、專利師、民間之公證人考試試題 代號： 全三頁 第二頁 70360 70960 三、圖三(a)為一電流鏡偏壓電路，Q2、Q3 為完全匹配之PMOS 電晶體，其寬長比 (W/L) = 200、臨界電壓Vtp = -1 V、μpCox =25 μA/V2。 若需要偏壓電流IBIAS = 0.1 mA，計算所需之電阻Rref 值為何？（5 分）（為簡化計 算，忽略PMOS 電晶體之channel length modulation 效應，即|VAp| 為無窮大。） 以前述之偏壓電流IBIAS = 0.1 mA 使用於圖三(b)之共源極(CS)放大器。NMOS 電晶體 Q1 之寬長比(W/L) = 100 μm/1.8 μm、μnCox =90 μA/V2、VAn = 20 V、Cgs1 = 0.2 pF、 Cgd1 = 0.05 pF、輸出負載電容CL = 0.1 pF，Q2 之|VAp| = 20 V。為簡化計算，忽略 輸入信號產生器的電阻，各節點之直流位準均視為理想值。計算低頻增益、極點 頻率fp、零點頻率fZ。（15 分） 圖三(a) 圖三(b)

圖四(a)為一個運算放大器所構成之回授放大器，其信號流程模型如圖四(b)所示。 假設運算放大器為一理想運算放大器，以R1、R2 表示直流增益（DC gain）vO/vi 與以R1、R2、C 與s 表示回授因子β(s)。（8 分） 假設運算放大器之開回路增益A(s)具10 rads/s 之轉角頻率（corner frequency, ωc） 與106 rads/s 的單一增益頻率（unity-gain frequency, ωt），使用 R1 = 10 kΩ、 R2 = 90 kΩ與C = 1.11 nF。請計算放大器之低頻開回路增益A0，並畫出回路增益 L(jω) = A(jω)β(jω)之振幅（以dB 為單位）與相位（以degree 為單位）之波德圖 （Bode plot）（橫軸以ω為單位）。（12 分） 圖四(a) 圖四(b) （請接第三頁）

DD V V = 3 Q 2 Q BIAS I O V BIAS I 1 Q iV 5 DD V V = 3 Q 2 Q ref R REF I BIAS I O V 2R ov C 1R iv ( ) IV s ( ) O V s ( ) A s ( )s β 105年專門職業及技術人員高等考試會計師、 不動產估價師、專利師、民間之公證人考試試題 代號： 全三頁 第三頁 70360 70960 五、圖五(a)、(b)分別為四輸入之Complementary CMOS 反及閘（NAND gate）與反或閘 （NOR gate）邏輯電路。此類邏輯電路由pull-up network（PUN）與pull-down network（PDN）構成，其最適當之寬長比設計，為PUN 與PDN 導通之電路均等效 一個基本反相器（basic inverter）（如虛線框內電路）。若以n 與p 分別代表 NMOS 與PMOS 之寬長比（W/L），且p = 3 n，計算NAND gate 與NOR gate 邏輯 電路以n 為單位之總面積分別為何？（20 分） 圖五(a) 圖五(b) A B C D DD V A B C D Y ABCD = DD V A B C D Y A B C D = + + + B C D A