電子工程 101 年半導體製程考古題

㈠請說明矽基板（Wafer）之製作流程中，從晶棒（Ingot）到拋光矽基板（Polished Silicon Wafer）之製造程序（Manufacturing Process）。（10 分） ㈡請說明矽基板（Wafer）應用上分那幾類。（10 分）

在積體電路後段製程（Backend Process）中： ㈠請說明使用TEOS（Tetraethoxysilane, Si(OC2H5)4）來製作金屬層間氧化絕緣層 SiO2（Inter-Layer Dielectric, ILD），有何優缺點？（10 分） ㈡請說明使用鋁（Al）或鎢（W）金屬來填Via hole 或Contact hole 之方法優缺點。 （10 分）

矽（Si）基板表面上有2μm的二氧化矽（SiO2）要被蝕刻，二氧化矽的蝕刻速率是 0.8μm/min，二氧化矽對矽的蝕刻選擇比（Selectivity）為25 比1，如果三分鐘後停 止蝕刻，試問會有多少下層的矽被蝕刻掉？（20 分）

㈠請說明電漿蝕刻（Plasma Etching）技術之問題點（Problem Issues）。（10 分） ㈡請說明III-V 化合物半導體活性離子蝕刻（Reactive Ion Etching）結果跟那些製程 參數有關。（10 分）

㈠金氧半場效電晶體（MOSFET），當元件越做越小，如25 奈米以下，為何其中之 氧化物要使用高介電常數材料（High Dielectric Constant, High-k）？有什麼好處？ 如何選擇高介電常數材料？（12 分） ㈡金氧半場效電晶體（MOSFET），當元件越做越小，在後段製程，為何要使用低 介電常數材料（Low Dielectric Constant, Low-k）？有什麼好處？那一種材料介電 常數最小？（8 分）