電子工程 92 年高等電子電路學考古題

圖1 所示為一反相Miller 積分電路，假設運算放大器之開路增益為單一極點之形式 ，且其d.c.增益A0 遠大於1。 試將此開路增益函數A(s)以A0 及該單一極點 -ωa(ωa >0)表示之，並求其單位增益 （unity-gain）頻率ωt 與A0，ωa 之關係。（5 分） 設ωa<<1/RC<<ωt，試證明此積分器之轉移函數T(s)＝V2(s)/V1(s)可表示為 （-1/sCR）× B(s)之形式，並求B(s)。（5 分） 為補償此積分電路之非理想特性，可將一電阻r 與電容C 串聯，設 1/RC<<ωt，試求r 之適當值，使得T(s)更接近理想之積分函數。（6 分）

圖2(a)為一理想之壓控電流源（VCCS），其輸出電流io 可表示為gm(Vi +–Vi －)，gm 為轉導（transconductance）值。 如圖2(b)，請注意VCCS1 及VCCS2之電流輸出極性相反，其轉導值分別為gm1， gm2。試求其輸入阻抗Zi(s)。（以gm1，gm2 及負載Z2(s)表示之）。若Z2(s)為一電 容，證明此電路可模擬一接地之電感。（8 分） 今假設VCCS1，VCCS2 特性相同，（gm1＝gm2＝gm）且各具有並聯寄生之輸入電 容Ci及輸出電容Co 及輸出電阻ro，（Co 與ro 並聯）。如Z2(s)仍為一電容C，試 求其輸入特性（以輸入導納Yin(s)表示），並求其等效電路。（8 分） 今欲模擬一90μH 之接地電感，設gm＝0.2mA/V，並將寄生電容納入考慮，試求 C 之值（Ci＝0.1 pF, Co＝0.25 pF, ro＝1 MΩ）。並求第 小題等效電路中所有各元 件之值。（8 分） C V2 R V1 圖1 _ A(s) + 圖2(a) VCCS io vo vi － vi + + _ – io2 + _ _ Z2(s) io1 + _ + 圖2(b) Zi(s) Vi VCCS1 VCCS2 九十二年公務人員高等考試一級暨二級考試試題 高二：21210 等 級： 二級考試 科 別： 電子工程 全三頁 第二頁

圖3 中n-MOS 電晶體Q1b及p-MOS 電晶體Q1a分別與Q2a及Q2b特性相同， 其K 值（K＝0.5μCox(W/L)）分別為Kn 及Kp，其臨限（threshold）電壓分別為 Vtn，Vtp(Vtp<0)。假設所有之MOS 電晶 體均在主動區工作，且其電流、電壓滿 足“平方律＂的關係， 試證明輸出電流io與輸入信號電壓Vin 成正比。（8 分） 試將io與Vin之比例常數以Kn, Kp, Vtn, Vtp, Vc1 表示之。（7 分）

圖4(a)所示為一動態（dynamic）組合邏輯電路。A1…AN為輸入，Y 為輸出。另φ為 一週期性之時脈信號，PDN 為由NMOS 組成之一電路。 試說明此電路之工作原理（就φ＝HIGH 及φ＝LOW 時分別解釋之）。（10 分） 若要維持電路之正常工作，時脈信號φ的頻率不能太低，為什麼？（5 分） 設N＝4，試設計一PDN 電路，實現Y＝A1A2＋A3A4之組合邏輯函數。（5 分） 若在圖4(a)之輸出Y 端加入另一p-MOS 元件Q2 如圖4(b)所示，試說明Q2 對電 路工作的助益。又此Q2 之（W/L）值不可過大，為什麼？（5 分） （請接第三頁） RL VDD VC1 vin VC2 (= -VC1) VSS = -VDD 圖3 io Q1b Q1a Q2a Q2b +VDD Y QP φ PDN A1 A2 AN φ Qe 圖4(a) +VDD +VDD QP Q2 Y PDN A1 A2 AN 圖4(b) φ 九十二年公務人員高等考試一級暨二級考試試題 高二：21210 等 級： 二級考試 科 別： 電子工程 全三頁 第二頁

試說明圖5 中之電路的邏輯功能。（5 分） 試說明時脈信號（clk）在上述電路中的作用。（5 分） 為使上述電路正確工作，Q5, Q6, Q7的寬度必須較Q3, Q4為大（各元件之通道寬度 比例如圖5 中表示）。如果Q5, Q6, Q7之寬度太小，可能會發生什麼問題？（10 分） 全三頁 第三頁 +VDD (2) Q3 Q D (5) Q1 Q5 (5) inverter Q7 (5) clk Q6 (5) Q (5) Q2 (2) Q4 （(．)中數字為通道寬度比） 圖5