專利師 106 年計算機結構考古題

在處理器的指令集中，每一個指令均有兩個成分：指令碼（operation code）與運算元 （operand）。與運算元關係密切的一個名詞為定址模式（addressing mode）。請說明 什麼是定址模式？通常一個微處理器中，都至少會具備那四個最基本的定址模式？ 請列舉並說明之。（20 分）

假設一個程式在一個CPU 時脈頻率為4 GHz 的計算機Ａ中的執行時間為12 秒。若 希望設計一個計算機B，可以在8 秒內完成此程式的執行。執行計算機B 的設計工 程師了解增加CPU 的時脈頻率是一個可行的方案，然而如此一來會影響到計算機B 中CPU 的其餘部分的設計，導致執行上述程式時，需要1.2 倍的時脈數目。請問計 算機B 中CPU 的時脈頻率為多少？（20 分）

執行某一個程式時，指令快取記憶器的失誤率（miss rate）為2%，資料快取記憶器 的失誤率為5%。若一個處理器在沒有記憶器停滯（memory stall）的情況下，其CPI 為1.5，而所有快取記憶器的失誤代價（miss penalty）都為120 個時脈。若所有對記 憶器的載入與儲存動作在執行該程式時為30%。計算在一個完全沒有失誤的完美快 取記憶器下，該程式的執行速度可以較實際有失誤的快取記憶器快多少倍？（20 分）

設計一個簡單的資料處理單元（或稱為資料路徑）並繪出其邏輯方塊圖，執行下列 兩個RTL 指述： R1 R0 R0 : xy R1 R0 R0 : y x − ← + ← 其中x 與y 分別為兩條控制信號。另外與資料處理單元相關的四個旗號為N（negative）、 Z（zero）、V（overflow）、C（carry），請說明其意義，並繪出相關的邏輯電路。（20 分） 106 年專門職業及技術人員高等考試 會計師、不動產估價師、專利師考試試題 71260 全一張 （背面） 等 別： 高等考試 類 科： 專利師（選試專業英文及計算機結構）、專利師（選試專業日文及 計算機結構） 科 目： 計算機結構

若某一處理器使用三級管線結構：指令擷取（F，instruction fetch）、指令解碼（D， instruction decoding）與指令執行（E，instruction execution）。請在下列指定條件下， 繪出下列程式片段的管線時序圖。 Loop Shift-right R1 Decrement R3 Branch=0 Loop Next Add R1, R2 若分歧位址（branch address）在指令執行級中計算時，分歧代價（即時脈週期損 失）為多少時脈週期？（5 分） 承的條件，當採用延遲分歧（delayed branch）的方法時，分歧代價為多少時脈 週期？（5 分） 若分歧位址（branch address）在指令解碼級中計算時，分歧代價為多少時脈週期？ （5 分） 承的條件，當採用延遲分歧（delayed branch）的方法時，分歧代價為多少時脈 週期？（5 分）