專利師 107 年計算機結構考古題

一般用途（general-purpose）計算機是我們日常最常使用的計算機型式， 而其中最為人熟悉的就是桌上型電腦或筆記型電腦。其中央處理器 （central processing unit，簡稱CPU）主要有兩種依循的設計概念：複雜 指令集計算機（complex instruction set computer，簡稱CISC），以及精 簡指令集計算機（reduced instruction set computer，簡稱RISC）。 試舉出複雜指令集計算機的主要優良特性其中二項。（5 分） 試逐項條列上述二項優良特性分別會帶給設計者或使用者什麼益處 （針對每項優良特性，至少列出二項正確的益處即可；如有必要，可 以加上簡要的說明文字）。（5 分） 試舉出精簡指令集計算機的主要優良特性其中二項。（5 分） 試逐項條列上述二項優良特性分別會帶給設計者或使用者什麼益處 （針對每項優良特性，至少列出二項正確的益處即可；如有必要，可 以加上簡要的說明文字）。（5 分）

一計算機中的處理器在無管道化的設計時執行一道指令平均需時0.8 ns （奈秒）。設此計算機的指令集架構可將處理器管道化（pipelined）成 在五階的管道中執行指令，使每道指令應可於通過五個管道階的所需時 間1.0 ns 完成。則相較於未管道化時， 執行一、五、十、百道指令時，分別可預期獲得何等加速性？（5 分） 理想情況下的加速性是多少？（5 分） 若程式中需執行的指令數可視為無限，但是為了避免管道危障 （pipeline hazards），其中20%的指令需耗時1.5 個管道的時脈週期、 30%的指令需耗時2.0 個管道的時脈週期、其餘的指令則需耗時1.0 個管道的時脈週期時，其加速性又是多少？（5 分） 承上題，若此時仍欲獲得前述理想情況下的加速性，則處理器的時脈 週期應為若干？（5 分） 71260

已知一四位元的加法器設計如下圖所示： 其中FA 代表full adder，中文是全加器。 說明圖中全加器的定義，並繪製其真值表（truth table）。（6 分） 以一控制訊號OP = 0 代表進行加法、OP = 1 代表進行減法，將此加 法器修改成加減法器。（6 分） 以2 的補數形式進行加減法時，與運算相關的旗標一般共有四個，分 別用以代表運算結果是否有進位/借位、是否有滿溢、是否為負值、 以及是否為0。試分別列出欲在上圖中求出這四個旗標應使用的布林 式（Boolean equations）。（8 分） B3 A3 B2 A2 B1 A1 B0 A0 C3 C2 C1 FA FA FA FA C0 C4 S3 S2 S1 S0

一般用途（general-purpose）計算機的中央處理器（central processing unit，簡稱CPU）目前主要依循的設計方向是採用精簡指令集計算機 （reduced instruction set computer，簡稱RISC）的概念，目的即是有利 於管道化的處理器設計。一般管道中可以分成指令擷取、指令解碼、執 行、記憶體存取以及結果寫回五個管道階段。試分別列出精簡指令集計 算機特性中，有利於各管道階的最主要者一項，並作必要說明： 有利於指令擷取者。（4 分） 有利於指令解碼者。（4 分） 有利於執行者。（4 分） 有利於記憶體存取者。（4 分） 有利於結果寫回者。（4 分） 71260

假設計算機程式允許使用32 個位元來定址位元組大小的記憶體位置， 作業系統允許的頁（page）大小是2 KB（K 代表210，B 代表位元組）， 主記憶體或稱實體記憶體（physical memory）的大小是512 MB（M 代 表220）時， 頁表（page table）內應包含多少個項次（entries）？（4 分） 以位元組定址的實體位址（physical address）應包含多少個位元？（4 分） 在主記憶體中標示頁框（page frame）的位置最少需使用多少個位元？ （4 分） 程式執行時，其所發出的記憶體位址稱為何種位址？（4 分） 以條列式詳述程式由中央處理器（CPU）發出記憶體位址起、至該記 憶體位置的存取動作完成（假設不會發生頁錯誤 page fault）之間的 所有過程。說明中應盡可能使用題目中提到（或未提到）的相關專業 術語。（4 分）