電子工程 104 年高等電子電路學研究考古題

電晶體電路如下圖，其中電晶體Q1 與Q2 性能相同，偏壓於主動區時|VBE| = 0.7 V， 電流增益趨近無窮大（β = ∞），於飽和區時VCE = 0.2 V。又VCC = +5 V，VEE = -5 V， R1 = 5 kΩ，R2 = 15 kΩ，R3 = R4 = R5 = 10 kΩ。試算標示的電壓v1 及v2，與電流i1 及 i2。（20 分） VEE VCC v1 v2 Q1 Q2 R1 R2 R3 R4 R5 i1 i2

如圖(a)之放大器，電晶體M1,2 參數：gm = 1 mA/V 及 λ = 0，VDD = 5 V，電流源 ISS = 1 mA，並聯之電阻RSS = 1 kΩ，具有不對稱的負載電阻，RD1 = 10.1 kΩ， RD2 = 9.9 kΩ。（每小題10 分，共30 分） ㈠試算此電路之輸入直流位移電壓（dc offset voltage）。 ㈡試算此電路之共模抑制比率（common-mode rejection ratio）。 ㈢將此單級放大器串接如圖(b)，輸入小訊號11 mV 在正端，9 mV 在負端。試算輸出 之v1 及v2 電壓分別為多少？ vin+ vin- vout+ vout- RD1 RD2 ISS M1 M2 VDD RSS + - - + 11 mV v1 v2 9 mV 圖(a) 圖(b) R3 R1 R4 R5 R2 VCC VEE Q2 Q1 i1 i2 v1 v2 VDD RSS ISS RD1 RD2 M1 M2 vout vout - + vin vin + - v1 v2 11 mV 9 mV 104年公務人員升官等考試、104年關務人員升官等考試 104年交通事業公路、港務人員升資考試試題 代號： 等 級： 簡任 類科（別）： 電子工程、電信工程 科 目： 高等電子電路學研究（包括類比與數位）

下圖電路可以做為數位電路之正反器使用，當vin < vIL 時，輸出邏輯1，當vin > vIH 則輸出邏輯0。電晶體參數： 2 450 V A L W C k ox n n μ μ = ⎟⎠ ⎞ ⎜⎝ ⎛ = ，截止電壓VTH = 1 V，及 λ = 0。電路之VDD = 5 V，RD = 5 kΩ。（每小題10 分，共30 分） ㈠試算此電路輸出邏輯1 之最高輸出電壓vOH 與邏輯0 之最低輸出電壓vOL。 ㈡輸入之截止電壓vIL 與vIH，通常定義為電壓轉換曲線上斜率等於-1 之兩個輸入電 壓，意即 1 − = I O dv dv 之處。試算此電路之截止電壓vIL 與vIH。 ㈢當此電路輸入訊號為邏輯0（電壓0 V）與1（電壓VDD）變化之週期方波，所消 耗之平均功率為多少？ VDD RD vin vout

試建立用NAND 邏輯閘設計的CMOS SR 正反器（flip-flop），列出其真值表、邏輯 電路與CMOS 電路。（20 分） VDD RD vout vin