電子工程 98 年高等電子電路學研究考古題

試說明MOSFET 元件中造成通道長度調變（channel-length modulation）效應及基 底（body）效應的物理機制。（8 分） 試繪出MOSFET 元件之四端點（source, drain, gate, body）小信號等效電路模型， 此模型須包含中的二種效應，並將元件內各寄生電容一併納入。（7 分） 試將中之小信號電路模型作適當之簡化，以求得MOSFET元件之單位增益頻寬 （fT）之表示式。（10 分）

圖一所示為一由雙極性電晶體（BJT）Qp , QN所構成之B類放大器，其輸出負載電阻 為RL，所有電容效應皆可忽略。 當輸入信號（設為一弦波）甚小及過大時，此放大器輸出波形皆會有失真（distortion） 現象，試分別解釋其原因。（10 分） 忽略中的失真現象，並設輸出信號v0(t)為一振幅為Vom之弦波，請計算此放大器 之效率（η），並以Vcc , Vom等參數表示之。（5 分） 同之狀況，試求消耗於QP及QN中之總平均功率（PD）。（以Vcc , Vom及RL表示 之）（5 分） 此放大器於理想狀況時最大效率（ηmax）為何？當總平均消耗功率為最大（PD＝PD max） 時效率又是多少？（5 分） VCC QN QP -VCC RL vO(t) vI(t) 圖一 98 年公務人員、關務人員升官等考試試題 類 科： 電子工程 全一張 （背面）

圖二、所示，為動態CMOS Latch電路（又稱為C2MOS）之二種可能之實現 方法，其中φ及φ為二互為反相之時脈（clock）信號。此二電路何者之特性較佳？ 試解釋之。（10 分） VDD VDD φ φ φ Q D D   φ Q 試用中特性較佳之CMOS Latch 電路作為基本單元，建構一動態D 型正反器（Flip- Flop）。（10 分） 圖二

圖三所示為一雙模數除頻器電路，“MC”為模數（Modulus）控制信號。 試求當MC 分別為“0”及“1”時，其除頻比。（7 分） “fin”為一週期性對稱方波時脈（clock）信號，試分別繪出當MC為“0”及“1”時， Q1, Q2, Q3之波形圖。（8 分） Q3 D Q2 Q1 D D NAND NAND ck 3 Q 2 Q ck ck 1 Q ck ck fin MC 圖三

試分別繪出一具有三個輸入端（A, B, C）之CMOS 及pseudo-NMOS NAND 閘電 路圖。（8 分） 試比較以矽VLSI 製程實現上述二種電路時之優、缺點。（7 分）