電子工程 94 年電子元件考古題
題目為考試當年公告版本,實務標準請以現行規範為準。
矽pn 接合面已知p 區之摻雜濃度Na = 2 × 1015 cm-3,n 區之摻雜濃度Nd = 1 × 1016 cm-3, 假設摻雜濃度均勻分布(abrupt junction),在常溫熱平衡下矽之本質載子濃度(intrinsic carrier concentration)為ni = 1 × 1010 cm-3,1kT/e = 0.026 V,1e = 1.6 × 10-19 C, εsi = 11.7 εo,εo= 8.85 × 10-14 F/cm,請求出: ㈠熱平衡下之內建電位(built-in potential)Vbi =?(5 分) ㈡負偏壓-5 V 時之空乏區(depletion region)寬度為-2 V 時之幾倍?(5 分) ㈢在低位準注入(low level injection)條件下,分別畫出順偏壓及反偏壓時之各區(含 p 區、空乏區及n 區)電子與電洞濃度n(x)與p(x)分布曲線概圖。(5 分) ㈣在低位準注入(low level injection)條件下,加上順偏壓0.13 V,於空乏區邊緣處 注入n 區之電洞濃度為多少?(5 分)
㈠請畫出pnp 電晶體工作在順向作用(forward active)、截止(cutoff)、反向作用(inverse active)及飽和(saturation)區之基極內少數載子濃度分布概圖。(5 分) ㈡已知射極注入效率(emitter injection efficiency)γ = 0.87,基極傳輸因素(base transport factor)αT = 0.92,忽略空乏區之複合機制,請求出共基極電流增益(common base current gain)α =?(3 分)及共射極電流增益(common emitter current gain)β =? (2 分) ㈢請畫出pnp 電晶體之易伯-摩爾(Ebers-Moll)等效電路模型(需註明各元件參數 間之相關性)。(5 分) ㈣對pnp 電晶體而言,令射極開路下之集基極間(CB)反偏漏流為ICBO,現將基極 開路射極加正偏壓而集極加負偏壓發現集射極間(CE)之漏流ICEO 為ICBO 的100 倍,考慮載子通過集基極間(CB)反偏空乏區時因撞擊游離(impact ionization) 效應而造成電流放大M 倍(假設電子電洞之撞擊游離效率相同),根據㈡所求出之 α 值,請求出M =?(5 分)
金氧半(MOS)結構,已知SiO2 厚度為50 Å,εSiO2 = 3.9 εo,εo = 8.85 × 10-14 F/cm, 基板為摻雜濃度Na = 2 × 1015 cm-3之p 型矽半導體,金屬與半導體間之功函數差(work function difference)為Фms = -0.9 V,在氧化層內靠近SiO2/Si 界面處有固定電荷密度 (fixed charge density)Nf = 1012 cm-2,請求出: ㈠該MOS 結構之平能帶電壓(flat-band voltage)VFB =?(5 分) ㈡偏壓於強反轉區(strong inversion)之半導體空乏區寬度W =?(5 分) ㈢在高頻(1MHz)C-V 量測下最小電容值與最大電容值之比值Cmin/Cmax =?(10 分) 94 年公務人員高等考試一級暨二級考試試題 科 別: 電子工程(選試積體電路技術、電子元件)
n 通道金氧半場效電晶體(n-MOSFET)元件,當元件縮小時元件特性改變,請說明: ㈠通道長度變短時,造成臨界電壓(threshold voltage)VT 會因為何種機制而改變? (3 分)如何改變?(2 分) ㈡通道寬度變窄時,造成臨界電壓(threshold voltage)VT 會因為何種機制而改變? (3 分)如何改變?(2 分) ㈢何謂擊穿效應(punch-through effect)?(2 分)如何防止擊穿效應太早發生? (3 分) ㈣何謂通道長度調變(channel length modulation)效應?(3 分)電流公式該如何修 正?(2 分)
對p(1)n(1)p(2)n(2)閘流體(thyristor)元件,請問: ㈠如何以兩個雙極性電晶體(bipolar transistor)來模擬其等效電路。(5 分) ㈡當元件工作於順向阻礙區(forward blocking)時,電流值與等效電路中兩個雙極性 電晶體之何種參數相關?(5 分) ㈢當元件工作於順向導通區(forward conducting)時,等效電路中兩個雙極性電晶體 工作於何種區域?(3 分)此時元件之偏壓值約為多少?(2 分) ㈣當元件工作於反向阻礙區(reverse blocking)時,在p(1)n(1)p(2)n(2)元件內三個pn 接 合面之空乏區何者壓降最大?(5 分)