電子工程 113 年積體電路技術考古題

請分別敘述半導體製程中所使用的蝕刻製程技術（Etching technology） 與舉離製程技術（Lift-Off technology），並比較兩者缺點及解決方案。 （20 分）

關於被動積體元件（Passive discrete devices）的設計，請回答下列問題： 一個具有介電層的金屬氧化半導體（MOS）元件，面積為 2 4 μm ，介電 層厚度為10 nm，使用介電常數 r（Dielectric constant）為25 的五氧化 二鉭 2 5 (Ta O )當介電層，當該MOS 元件外加偏壓為5 伏特時，試分別 求出該MOS 元件可以儲存的總電荷量與每平方公分產生的電子數。 （10 分）（設真空中介電常數 o為 14 8.85 10 F/cm   ） 試設計一個具有10 nH電感值（L）的方形平面螺旋形積體電感，若電 感圈數為20，則所需的方形平面螺旋半徑應為多少？（10 分） （設真空中介磁常數 o 為 6 1.2 10 H/m   ） （各小題均計算至小數點後第二位）

試分別說明晶體成長時產生如下的四種晶體缺陷（Crystal defect）： （每小題5 分，共20 分） 點缺陷（Point defect） 線缺陷（Line defect） 面缺陷（Area defect） 體缺陷（3-D defect）

使用擴散技術（Diffusion technology）將矽（Silicon）晶體摻雜三族元素 硼原子（Boron）形成p 型半導體，若擴散時外加溫度為1000℃，擴散 時間t 為1 小時，矽晶體表面的硼濃度 s C 維持在 19 3 10 cm，假設在1000℃ 時，硼在矽晶體的擴散係數D 為 14 2 2 10 cm /s   ，若擴散方程式為 ( , ) erfc 2 S x C x t C Dt        ，在時間 0 t 時，濃度初值條件（Initial condition） 0 ( ) , C x t ，在表面 0 x 時的濃度邊界條件為 , ( ) s C x t C  ，在距離表面極遠 處x 時的濃度邊界條件為( 0 ) , C x t ，試求出：（每小題10 分，共30 分） 硼原子在矽晶體的擴散長度L（Diffusion length） 每單位面積的硼雜質原子總數 在表面 0 x  處的擴散梯度 （各小題均計算至小數點後第二位） （誤差函數公式： 2 2 erf ( ) y d y e dy    ） （誤差函數公式： 0 1 erfc( )d y y     ）

以0.25 μm 以下之積體電路製程製造互補式通道金氧半場效應電晶體 （CMOSFET）時，會使用n 複晶矽作為p 通道金氧半場效應電晶體 （PMOSFET）與n 通道金氧半場效應電晶體（NMOSFET）的閘極（Gate）， 此時，PMOSFET 可以使用離子佈植（Ion implantation）加入硼原子調整 臨界電壓（Threshold voltage），但會使得PMOSFET 的通道變成埋藏式 通道（Buried channel），試回答下列問題： 這會產生何種效應？（4 分） 如何解決改善？（6 分）