電子工程 113 年電子學考古題

圖一為運算放大器的等效模型，其中輸入為 1v 與 2v ，輸出為 3v ，假如 20 mA/V m G  ， 5 k R  ，且 10  ，請求出開路增益（open-loop gain） 大小 3 1

圖一放大器VCC = +5.5 V，電晶體= 24，ro ，電晶體熱電壓（thermal voltage）VT = 24 mV，Rs = 2 k，RB = 25 k，RC = 1.2 k，RE = 1 k， RL = 6 k。求算偏壓電流ICQ 以及小訊號電壓增益Av = vo/vs。（20 分）

113年公務人員高等考試三級考試試題 類 科：電力工程、電子工程、電信工程 科 目：電子學 考試時間：2 小時 座號： 不必抄題，作答時請將試題題號及答案依照順序寫在試卷上，於本試題上作答者，不予計分。 本科目除專門名詞或數理公式外，應使用本國文字作答。 如圖一之電路中，假設所有二極體均為理想（Ideal），且當R1 為5 k、 R2 為10 k時，試求該電路的I 和V 值。（25 分） 圖一 如圖二之電路中，已知此兩個雙極性接面（BJT）電晶體（Q1 及Q2）之 電路：電流增益（β）均為80、基-射極電壓（VBE(on)）均為0.7 V，試 求：Q1 及Q2 中之靜態基極、集極與射極電流值。（25 分） 圖二 ↓ID2 ↓I D2 V + － D1 R2 +10 V -10 V +5 V Q2 Q1 －5 V RE2=1 kΩ RE1=20 kΩ R1 R2 B 如圖三之電路參數為：VTN=0.8V 和k’n=40 μA/V2，以及λ=0。當ML 之 寬長比(W/L)L=1，若VI=5V、使得Vo=0.10 V 時，試求其驅動電晶體之寬 長比[(W/L)D]。（25 分） 圖三 如圖四之電路中，假設所有二極體均為理想（Ideal），且當R1為1 k，且 vA = +1 V、vB = +2 V、vC = +3 V 時，試求該電路的I 和V 值。（25 分） 圖四 負載 Load Driver 驅動 V + － ↓I VDD=5 V IDL VDSL ML IDD VDSD MD VGSL VGSD V1 Vo +5 V R1 vC vB vA

( ) v A v v   ，（5 分）如果 2 0 V v  ，

積體電路（IC）放大器含三級放大器如圖二，圓圈內數字為接腳編號。 電壓增益A1 = –10 V/V，A2 = –999 V/V，A3 = +1 V/V，Rin = 1 M， Zo1 = Ro1//Co1，Zo2 = Ro2//Co2，Ri2 = 4Ro1 = 100 k，Ri3 = 4Ro2 = 10 k， Ro3 = RL = 1 k，Co1 = 5Co2 = 5 pF。以最小值之外接電容C，設計 Av = vo/vin 頻率響應之高頻3dB 極點落於p = 105 rad/sec。 求算低頻之電壓增益Av = vo/vin。電容C 應接於何處？說明其理由，並求 算該電容之值。（20 分）

4 V v  ，請求出 1v ，差動 輸入訊號（ 1 2 Id v v v   ）與共模（ Icm v ）訊號。（15 分） 二、圖二為CMOS 放大器，假設採用0.18-μm 製程且所有電晶體之 W/L 7.2 μm/0.36 μm  ， 2 n ox μ C 387 μA/V  ， 2 p ox μ C 86μA/V  ，BIAS I 100μA  ， 爾利電壓（Early voltage）NMOS An V 5 V/μm  與PMOS Ap V 6 V/μm  ， 求電晶體Q1 的轉導值gm1，電晶體Q1、Q2 的輸出電阻ro1、ro2，增益大 小（ / o I V V ）。（20 分） 1 2 R + - vd m vd + - v1 + - v2 Gmv1 Gmv2 3 + - v3 IR Vo 圖二 VI vd vd 圖一 34440 Vsig VO Rsig RL 三、圖三差動放大器其電流源I 1 mA  ， CC V 15 V  ， 10 kΩ C R  ，假設 1 ， 且 差 動 輸 入 電 壓 各 為 B1 V 5 0.005sin 2 1000 V t     與 B2 V 5 0.005sin2 1000 V t     ，假設電晶體在集極（collector）直流電 流 1mA CI  條件下， BE V 0.7 V  ，試求在射極（emitter）端點的直流電 壓，（5 分）求輸入電晶體的轉導值gm（其中 T V 0.025 V  ），（5 分） 求兩顆電晶體的集極電流ic1、ic2。（10 分） +VCC -VEE Q1 I Q2 Vo1 VB1 VB2 Vo2 VB4 RC RC Vid ic1 ic2

圖三(a) MOSFET kn' = 2.5kp' = 250 μA/V2，Vtn = –Vtp = 0.5 V，各晶體之 （W/L）值以及NMOS 電流iD 公式如圖三(b)。VDD = VSS = 2.5 V，vS 為小 訊號輸入。 當vS = 0，求算iD1、iD5，與Q5、Q6閘極之電位差VGG = VG5 – VG6。當vS > 0 且iL = 9 mA，此電流全由Q5供應，所對應vO之上限值為何？（20 分）

圖四為共源級放大器（common-source amplifier），其中訊號源電阻 20 k sig R   ，負載電阻 10 k L R  ，電晶體轉導值 2 mA/V m g  ，電晶體 輸出電阻 10 k or  ，電晶體內部電容 20 fF gs C  ， 5 fF gd C  ，採用米勒 等效電路（Miller equivalent circuit）方法求出3-dB 頻寬（ Hf ）與零點頻 率（ Zf ）。（20 分）

運算放大器（OPAmp）之輸出電阻Ro = 0，開路增益A，輸入電阻Ri， 並以此OPAmp 設計回授放大器如圖四(a)，其閉迴路增益Av 與輸入電阻 Zs（不含R1）之定義如圖四(b)。 此放大器之回授為正或負？推導圖四(b)中Ax 與Rx 之數學式，兩者均為 A 與Ri 的函數。（20 分）

試以CMOS 邏輯（CMOS logic）電路實現布林函數   Y A B CD   之電 路圖。（20 分） 圖三 圖四

圖五(a)與圖五(b)之數位輸入分別為A、B 與X、Y，兩電路之輸出 Q 與Q 。 請建立A、B 與Q 關係之真值表。請建立X、Y 與Q 關係之真值表。兩 電路的操作功能類似SR 閂鎖（SR latch），S = set（設定），R = reset（重 置）。選定圖五(a)、(b)兩電路的輸出Q 與SR latch 的輸出Q 完全相同， 則A、B、X、Y 各與S、R 的關係為何？（20 分）