電子工程 110 年電子學考古題

圖一(a)所使用之放大器等效電路如圖一(b)所示，其差動增益 （differential gain）A 為無限大，請推導此電路之理想電壓增益Av=vO/vI。 （5 分）若差動增益A 並非無限大，且R1 = 1 k、R2 = 9 k，此電路 之實際電壓增益將與所求得之理論值間有所誤差，若想將該誤差控制 在0.1%以內，請問差動增益A 的最小值是多少？（15 分） + - + - vO vI R1 R2 圖⼀(a) + - Output v2 i1 = 0 v1 +- 3 1

如圖一所示為二極體之應用電路。假設二極體ܦଵ於順向偏壓之電壓降為 ܸ஽,௢௡。請以二極體之定電壓模型分析此電路之輸出電壓ܸ௢௨௧和輸入電壓 ܸ௜௡的轉移關係，將轉移特性曲線繪出，並請於適當處標示斜率和轉折點 座標。（20 分） R2 R1 Vin Vout D1 Vin Vout 圖一

及

圖一所示放大器電路，開路增益A 非無限大（A ）。（25 分） 推導閉迴路增益（closed-loop gain）方程式（vo/vi）。  1 1 k R  ，

下圖電路VDD = VSS = 5 V，ID2 = 1 mA，電晶體M1與M2具有相同的長度 （L），但其寬度比W2/W1= 5，電晶體參數：kn’(W/L)1 = 1 mA/V2，Vt = 0.8 V。 求算R 值。（10 分） 當M2 操作於飽和區時，求算vD2 最小電壓。（10 分） M1 M2 R VDD -VSS ID2 vD2

Inverting input Noninverting input i2 = 0 圖⼀(b) A(v2-v1) 圖一(a) 圖一(b) 34160 二、圖二(a)為簡單電流鏡（current mirror）電路，理論上希望輸出電流IO 與輸入參考電流IREF 全等（IO=IREF），若Q1 與Q2 完全相同並操作在主動 區（active region），IC=IB、>>1，且不考慮爾利電壓（Early voltage） 的影響，請推導出輸出電流IO 與輸入參考電流IREF 間的關係式，並算出 兩者間的誤差。（5 分）若圖二(b)之Q3 也和Q1、Q2 完全相同，請再次 算出IO 與IREF 兩者間的誤差，並說明圖二(b)的誤差與圖二(a)相比為何 會改變。（15 分） V- V+ IREF IC2 = IO IC1 IB1 IB2 VCE2 VBE1 VBE2 + - + - + - 圖二(a) Q1 Q2 V- V+ IREF IC2 = IO IC1 IB1 IB2 VBE VBE3 + - + - IB3 IE3 圖二(b) Q1 Q2 Q3 圖二(b) 圖二(a) 34160

如圖二所示為運算放大器之應用電路。假設運算放大器為理想運算放大器 且皆操作於線性區。請推導並以ܸଵ、ܸଶ表示電路之輸出電壓ܸ௢௨௧。（15 分） V1 V2 Vout 10k 10k 5k 20k 15k 12k 15k 圖二

為二個非重疊的時脈（non- overlapping clock ），週期為Tc ，請求出此電路之轉移函數    / o i T s V s V s  （10 分） 請推導出： 圖七CMOS 數位電路之邏輯布林函數（Boolean function）（8 分） 圖八BiCMOS 數位電路之邏輯布林函數（Boolean function）（7 分） A B D C A C D B Y Vୈୈ QPA A B QPB A B Q1 Q2 QNA QNB Y R1 R2 Vୈୈ Vo C C2 Vi ϕ1 ϕ1 ϕ2 ϕ2 C1 QPB QNA QNB B A VDD Q1 R1 R2 Q2 A B Y A A B B VDD C C Y D D － QPA 圖六 圖八 圖七

100 k R  ，

下圖電路R1 = 0.5 k，R2 = 0.5 k，RL = 1 k。 假設運算放大器為理想，二極體D1 的電壓電流關係式為   / 1 T v V s i I e   ，VT = 25.3 mV，且當1 mA 流過D1 的跨壓為0.8 V。當 vI = 2 V，求算vA。（10 分） 假設運算放大器增益為50，二極體跨壓為固定的0.8 V，當vI = 3 V， 求算vO。（10 分） vI vA R1 R2 RL vO D1 | 37860

圖三(a)共源極放大器（common-source amplifier）的所有電晶體皆操 作在飽和區（saturation region）且小訊號等效電路如圖三(b)所示，請 推導此電路之小訊號電壓增益與增益頻寬乘積（gain-bandwidth product）。（15 分）若提高電晶體的輸出阻抗ro，請說明能否同時提 升此電路之電壓增益與增益頻寬乘積？（5 分）

如圖三所示為雙載子接面電晶體（Bipolar Junction Transistor, BJT）之應 用電路。假設電容器ܥଵ之電容相當大，並忽略電晶體之Early effect。請 求出電路之小訊號電壓增益ݒ௢௨௧/ݒ௜௡（5 分）、小訊號輸入電阻ܴ௜௡（5 分） 和小訊號輸出電阻ܴ௢௨௧。（5 分） CC V 1 C inv out v in R out R B R C R 1 R 2 R 1I 圖三

10 A  。當 0.1 V iv  ，輸出電壓vo 為何？放 大器反向輸出端（標有符號“–”）的端電壓為何？ R1 vo vi R2 A  0 圖一 二、圖二所示BJT 放大器， 3 V CC V  ， 3 V EE V   ， (on) 0.7 V BE V  ， 99  ， 1 mA EI  ， 100 k B R  ，or ， 25 mV T V  ， sig 50 k R  ， 1.3 k L R  ， 請問：（25 分） 電壓VB 與電阻RE 為何？ 輸入電阻Rin 為何？ 小信號電壓增益（vo/vsig）為何？ VCC vsig C C = ∞ RE -VEE Rsig Rin vo C RL RB VB IE 圖二 三、圖三所示回授放大器，電晶體皆操作在飽和區（saturation region），忽略 電晶體通道調變效應電阻ro。（註：偏壓電路沒有全部畫出，電晶體Q 的 轉導為gm。）（25 分） 回授放大器型態為何（串串、並並、串並、並串）？ 推導回授因子（feedback factor）β 表示式。 推導回授增益（loop gain）Aβ 表示式，用gm、R1、R2、RD 表示。 RD VDD vi vo R1 R2 Q 圖三

下圖電路Rsig=125k，RG1=250k，RG2=250k，RD=4k，RS=2k， RL = 4 k，VDD = 5 V，電晶體參數：Vt = 1 V，VA = 50 V。 當電晶體ID = 0.5 mA 及VOV（overdrive voltage）= 0.5 V，求算增益 Gv = vO/vsig（僅直流分析時可忽略通道調變效應）。（8 分） 假設vsig 為弦波信號且電晶體操作於飽和區，求算vsig 可允許的最大峰 值與相對應的vD。（12 分） vo vsig Rsig CC1 RG1 RG2 RD CC2 CS RL RS VDD M1 vD

請說明圖四的電路屬於串聯-串聯（series-series）、串聯-並聯（series- shunt）、並聯-串聯（shunt-series）或是並聯-並聯（shunt-shunt）回授？ （5 分）若迴路增益非常大，請推導此電路之電壓增益VO/VS。（15 分） 圖四 VDD M2 M1 Vxx Vin VOUT VBB 圖三(a) CL Vgs gmVgs ro 圖三(b) -μ Vo Vs Rs Rf RL Voltage amplifier 圖三(a) 圖三(b) 34160

如圖四所示為左半部電路和右半部電路完全對稱之差動放大器電路。假 設電晶體ܯଵ~ܯସ之轉移電導分別為݃௠ଵ~݃௠ସ，並忽略電晶體之通道長度 調變效應。請求出電路之小訊號電壓增益 ௩೚ೠ೟ ௩೔೙భି௩೔೙మ。（15 分） in1 v 1 M 3 M SS1 I SS2 I 2 M 4 M DD V in2 v out v DI DI 圖四

用CMOS 設計下列邏輯電路，繪出電路圖與寫出布林代數表示式。 （25 分） NAND 閘。 NOR 閘。

下圖電路RS = 10 k，R1 = 1 k，R2 = 1 M，RL = 2 k，運算放大器參 數：開路增益Av = 1000，輸入差動阻抗Rid = 100 k，輸出阻抗Ro = 1 k。 求算閉迴路增益Vo/Vi。（10 分） 求算Rin。（10 分） Vi R1 R2 RL Vo RS Rin | 37860

圖五(a)電路由開關電晶體與反向器（inverter）所組成，請說明這是那種 數位電路與其操作原理。（5 分）若將其電路簡化為圖五(b)，請說明此電 路是否還可以正常運作，若可正常運作，也請說明其操作原理。（15 分） Ø1 D G2 G3 Q’ Ø2 Ø2 Ø1 G1 G4 Q 圖五(a) Ø1 D G2 G4 Q Ø2 Ø2 Ø1 圖五(b) 圖五(a) 圖五(b)  1  2 2 1 1 2 2 Q 1

請合理說明圖五所示電路之回授機制的極性為正回授或負回授。（10 分） in v 1 M SS I 2 M out v 1 R 2 R 3 M 4 M DD V X 圖五

CMOS 邏輯包含上拉網路（pull-up network）與下拉網路（pull-down network），試畫出CMOS 邏輯   Y D A B C     之電路。（10 分） 下圖為一反相器電路的標準元件，若要求第小題CMOS 邏輯需與此 標準反相器有相似的傳遞時間，請標示第小題CMOS 邏輯電路中每 顆電晶體的寬長比（W/L）。（10 分） In OUT 3 μm 1 μm W L  1 μm 1 μm W L 

如圖六所示為一在電源電壓為5 V 之製程以互補式金氧半場效電晶體和 反相器實現之數位電路。若時脈訊號ܥܮܭ、輸入資料訊號ܦ之波形如圖六 所示，其中表示「邏輯1」之高準位電壓為5 V，表示「邏輯0」之低準 位電壓為0 V。請分別繪出節點ܲ（10 分）和節點ܳ（10 分）的波形，並 以數位電路中常見的電路名稱為此電路命名。（5 分） D Q CLK CLK CLK CLK CLK CLK CLK CLK D CLK P time time time PMOS NMOS P Q time 圖六