電子工程 109 年電子學考古題

有一位電子工程師遺失了3 V 穩壓器，但找到一個5 V 轉接器，於是他決 定應用電子學知識去建構如下圖的電路，其中四個在順向偏壓下相同的 二極體可以產生輸出電壓Vout = 4VD。當未接上電子產品時，使用電阻 R1=200 Ω可以使得電壓Vout = 3 V，請求出二極體的逆向飽和電流IS為 何？然後，接入電子產品，供應消耗電流Io= 8 mA，則此時輸出電壓Vout 和二極體電流ID為何？二極體特性：電流ID=IS∙exp ቀVD VTቁ，其中VD為導通 電壓和VT = 25 mV。（25分） 轉接器 電子產品 Vout VAD = 5 V + - + - R1 Io ID

如下圖所示為一可變增益的OP 放大器；其中A 為理想OPAMP。可變 電阻Rʹ可藉由調整中間接點的位置使其上半部的電阻為(1-r)Rʹ、下半部 的電阻為rRʹ；r 為調整的比例，其值介於0 與1 之間。 若調整中間接點使r = 0，求增益vO/vI。（7 分） 若經由設計使此電路增益vO/vI可達-100 的極限值，求Rʹ/R 之值。（7 分） 接小題，若再調整中間接點使r = 0.5，此時增益vO/vI為多少？（6 分） A R R R/2 vO vI

o Z zf s g z v A A i A    形式之閉迴路轉換函數（transfer function） 表示式。 試決定 g 的表示式。 若 6 5 10 zA  且 4 5 10 zf A   時，試求電路所需的 g 及 F R 。 圖四 圖五 + _ + _ vo R1 L R2 R OPA R L vo Rif RF + _ + _ OPA iε is + + iε Ri Aziε Ro − − 如圖六所示的CMOS 反相器對，電路中的MOSFET 元件參數為VTN=0.8V， VTP=－0.8 V 及Kn=Kp。（30分） 若vO1=0.6 V 時，試求vI 及vO2。 若N2及P2兩顆MOSFET 皆被偏壓在飽和區，試求vO2的範圍。 圖六 VDD=5V vI vO1 P1 N1 N2 P2 vO2

下圖為一串級放大器之等效模型。試求串級放大器之： 輸入阻抗（Ri）（5分） 輸出阻抗（Ro）（5分） 電壓增益 o s v v （10分）（需標註正負號，全對計分。） vs vo ii 10ii 990Ω 10Ω 10kΩ vi 0.01vi 10kΩ 1kΩ 9kΩ Ri Ro

前端放大電路由二級串接的放大器所組成，如圖所示；假設此二級放大 器是由相同的NMOS 差動對電路設計，如圖所示，請依照題意設計此電 路。此NMOS 差動對電路具有電壓增益為8且功率消耗為2.7 mW，且第一 級輸出信號必須滿足第二級放大器的1.5 V 輸入共模（common-mode）準位。 請設計此電路所需參數：偏壓電流ISS、電阻RD和電晶體尺寸W/L為何？電 源供應電壓VDD= 1.8 V，電晶體參數特性：μnCox= 400 μA/V2、VTH = 0.6 V、 λ = 0，電壓和電流關係式： 2 1 ( / )( ) 2 D n ox GS TH I C W L V V    。（25分） A1 A2 RD RD ISS (a) (b) VDD − − + + 34460

如下圖所示為一使用兩個MOSFET 所構成的放大器，電晶體的 μnCox = 200 μA/V2，Vt = 0.5 V，而(W/L)1 = 18，(W/L)2= 2。I = 2 mA。若 Q1 與Q2 的VOV 相等。求VOV、Q1 與Q2 汲極偏壓電流以及輸出端的直流 電位。求小信號增益vo/vi。（20 分） vo vi I Q1 Q2   (1-r)R    rR    可變電阻 70520

下圖為一串級放大器， iv 與 iv 為差動信號，若所有電晶體皆操作在飽和 區，且電晶體之寬長比 1 2 W W L L              ，

下圖為正回授振盪電路架構，假設使用理想運算放大器、電阻和電容為 電路組成元件，其中R3 = ൫R1∥R2൯、R = 1 kΩ和C = 100 pF。 依據圖正回授電路架構，說明巴克豪森定則（Barkhausen criterion） 振盪條件。（10分） 圖為相位位移（phase-shift）振盪器，計算此電路之振盪頻率和起振 時所需要R2/R1值。（15分） 放大器 A 頻率選擇電路 b + + xs xo vo R1 R2 R C (b) (a) R C R C R3

考慮一個OPAMP 其單增益頻率（unity-gain frequency）為ft = 106 Hz， 將此放大器接成有兩個輸入v1與v2的反相加法器使其輸出為vO=-20(v1+v2)。 畫出你設計的電路圖。（10 分） 令v2 = 0，求vO/v1 的3 dB 截止頻率。（10 分）

對於二輸入之數位邏輯電路，回答下列題目，完成CMOS 數位電路設計。 依據圖邏輯電路，請列出其真值表（truth table）。（5分） 為了完成圖邏輯電路，使用圖實現CMOS 互補式電晶體邏輯電路 設計，請將方塊電路完成。（10分） 圖為採用傳輸電晶體邏輯電路，只利用四個電晶體設計電路，請設 計連接NMOS 未完成的四個輸入點，得以實現圖邏輯電路功能。 （10分） A B Z A B 方塊電路 C Z VDD A B Z VDD (a) (b) (c)

一個環形振盪器（ring oscillator）由九級反相器（inverters）串接而成， 其振盪頻率為20 MHz。 求反相器的傳導延遲時間（propagation delay time）。（10 分） 說明環形振盪器的振盪條件。同時解釋為何反相器的級數必為奇數。 （10 分）

W W L L              ，

一個CMOS 邏輯電路，操作的VDD=2.5 V，靜態功率消耗接近零。為了 降低動態功率消耗，降低VDD 至1.8 V。假若電路充放負載電容的電流 與VDD 成正比。 最高操作頻率會如何改變？（10 分） 邏輯電路的延遲與功率乘積（delay-power product）又會如何改變？ （10 分）

W W L L              ，

W W L L              。電晶體之轉導值gm1 = gm2 = gm3 = gm4 = gm7 = gm8 = 10 mA/V，gm5 = gm6 = 1 mA/V，輸出阻抗（ro）為10 kΩ，C = 10 pF。試求： （每小題10分，共20分）  o o i i v v v v       之低頻增益。（需標註正負號，全對計分。）  o o i i v v v v       之主極點頻率（Dominant pole frequency）。 vi+ vi- vi+ vi- vo- vo+ I1 M1 M2 M3 M4 M7 M8 M5 M6 C I2 VDD VDD 38260 38360 三、下圖電路中若電晶體M1-M4皆操作於飽和區，且電晶體之轉導值（gm）皆 為10 mA/V，電晶體之輸出阻抗（ro）皆為10 kΩ，若R = 100 kΩ，C = 10pF。 試求：（每小題10分，共20分）  o i v v 之直流小信號增益。（需標註正負號，全對計分。）  o i v v 之3 dB頻率（ωH）。 vi vo VDD M1 M2 C M3 M4 R 四、下圖為一振盪器。若V1=4V，V2=1V，vo的初始值為3V，Q的初始值為邏輯 0。若I1 = 1 mA，I2 = 4 mA，C = 10 pF，求Q在穩態時之輸出： （每小題10分，共20分） 頻率。 責任週期（Duty cycle）。 vO V1 V2 Q Q R S I1 I2 M1 M2 M3 M4 VDD C 38260 38360 五、分析下圖之整流器電路（Rectifier）。若二極體D1-D4之導通電壓皆為1 V， 輸入信號為 = 4sin( ) iv t （Volt），R = 1 kΩ。試求：（每小題10分，共20分） VO之峰值（Peak value）。 電阻R之平均功耗。 1:2 R D1 D2 D3 D4 VO vi