電子工程 110 年電子元件考古題

矽半導體於常溫下（300K）之本質載子濃度（intrinsic carrier concentration） ni 為1.5 1010 cm-3 ，均勻摻雜NA(acceptor) = 5 1015 cm-3 及 ND(donor) = 8 1014 cm-3，已知電洞之位移率（mobility）p = 480 cm2/V-s， 電子之位移率n = 1350 cm2/V-s，q = 1.6 10-19 C。 （每小題10 分，共20 分） 求該半導體之電導率（conductivity）1 =？ 若減少摻雜為NA = 5 1014 cm-3 但ND = 8 1014 cm-3 不變，其電導率 變為2，求比例1/2 =？

矽半導體能帶隙中適當的缺陷（trap）可提供做為電子與電洞對的產生與復 合中心（generation-recombination center），已知p-型矽之p0= 1 1015 cm-3， 常溫下矽材料之ni 為1.5 1010 cm-3。（每小題10 分，共20 分） 當電子電洞濃度因外在因素被移除，使得n p ≪ni2 成立，此時該trap 是扮演淨產生或是淨復合為主的變動角色？若少數載子之該機制相 關壽命為= 3 10 -6 s，則在該機制下之淨變動速率為何？ 當電子電洞濃度因外在因素造成濃度增加，使得np> ni2，在低位準注 入（low level injection）條件下，多數載子假設幾乎不變p ≈ p0，但少 數載子增加，此時該trap 是扮演淨產生或是淨復合為主的變動角色？ 在n1=9n0 時之該機制淨變動速率為x1，在n2 = 5n0 為x2，求x1/x2 =？

PN 二極體在P 區與N 區的摻雜濃度分別為N A 與N D，已知 NA= ND= 2 1015 cm-3，常溫下矽之ni為1.5 1010 cm-3，1 kT/q = 0.0259 V， 介電常數（dielectricconstant）為11.7，ε0=8.8510-14F/cm，q=1.610-19C。 （每小題10 分，共20 分） 求熱平衡下空乏區內之內建電場（built-in field）最大值為多少？ 當加上反偏壓使得空乏區內最大電場達3 105 V/cm 時，二極體出現累 增崩潰（avalanche breakdown），求崩潰電壓VB值約為多少？

已知金屬與n-型矽接面形成蕭基位障二極體，利用反偏壓下的單位面積 電容值C’變化可以萃取出元件的重要參數。（每小題10 分，共20 分） 請說明如何由C’的量測與分析求得內建電位障（built-in potential barrier） Vbi 與n-型矽的摻雜濃度ND？ a 與b 兩元件在固定順偏壓下的蕭基位障高度（Schottky barrier height） 分別為Ba= 0.5V 與Bb= 0.6V，假設其他參數均相同，1 kT/q = 0.0259 V， 兩元件的電流比例Ja/Jb=？

金屬氧化層半導體MOS 元件，已知半導體為p-型矽，摻雜濃度為 NA = 2 1015 cm-3，金屬與半導體之功函數差（work function difference） ms=-0.8V，假設氧化層與矽介面存在固定電荷（fixedcharge）Qf/q=21011cm-2， 氧化層SiO2 厚度為40 nm，SiO2 介電常數為3.9，Si 介電常數為11.7， ε0= 8.85 10-14F/ cm，常溫下矽之ni為1.5 1010 cm-3，1 kT/q=0.0259 V， q = 1.6 10-19 C。（每小題10 分，共20 分） 求元件之平能帶電壓（flat-band voltage）VFB =？ 當偏壓至半導體表面呈現強反轉（strong inversion）時，元件進入臨限 區（threshold region），元件偏壓為VTH（threshold voltage），令氧化 層電容值為Cox，在上述VTH 下的元件整體高頻電容值為C(VTH)，求 電容值比例C(VTH)/Cox=？