電子工程 103 年積體電路技術考古題

設一鋁銅矽（Al-Cu-Si）合金膜的電阻率（resistivity）為 3.2 μohm-cm，試問： （每小題5 分，共20 分） ㈠此合金膜為 1 μm 厚時，其片電阻（sheet resistance）為何？ ㈡將此合金膜製成一 500 μm 長，10 μm 寬的線時，其電阻（resistance）為何？ ㈢若將㈡所示之合金膜製成兩條平行線，並間隔以1 μm 寬的SiO2（SiO2 的相對介 電係數(relative permittivity)為3.9，真空中介電常數為8.854 × 10-14 F/cm），則其 對應之電容值（capacitance）為何？ ㈣上述500 μm 長之合金線對應之RC 時間常數（RC time constant）為何？

㈠在製作Al-2％Cu 的薄膜時，應以使用sputtering 技術或evaporation 技術為佳？說 明你的理由。 ㈡試說明何謂「離子通道效應」（ion channeling effect）及其如何影響接面深度 （junction depth）的製作？ ㈢試說明在投影式的光學蝕刻術（projection optical lithography）中，為何最小鑑別 度（minimum resolution）和焦距深度（depth of focus）這兩個需求無法藉由使用 較短波長的光子而同時得到最佳化？ ㈣試說明濕式蝕刻（wet-etch）與乾式蝕刻（dry-etch）之優缺點各為何？ （每小題5 分，共20 分）

在離子佈植製程中，若以1000 keV 的能量，將1015/cm2 的硼劑量（boron dose）植 入一n 型Si 中（設Si 之摻雜濃度為1015/cm3），又植入之硼離子的濃度分佈如圖 一所示，試問：（每小題10 分，共20 分） ㈠請列出沿著入射方向植入之雜質離子的高斯分佈函數式為何？並說明各符號的意 義（列式即可，不用推導）。 ㈡設入射硼離子的平均投影範圍（projected range，Rp）為1.756 μm，而投射游走 （projected straggle，ΔRp）為0.1364 μm，試計算圖一中接面深度（junction depth） xj1與xj2各為何？ 圖一 C(x) X=0 xj1 xj2 1015/cm3 x 103年公務人員高等考試一級暨二級考試試題

在一氧化製程中，已知當氧化層厚度為0.5 μm 時，氧化速率（oxidation rate， dxox/dt）為每小時0.24 μm， 但當氧化層厚度達到1 μm 時，氧化速率卻變成每小時 0.133 μm，試利用Grove 模型（Grove model） xox 2 + A xox = B（t + τ） （每小題10 分，共20 分） ㈠計算此氧化製程之線性氧化常數B/A（linear oxidation constant）和拋物線氧化常 數B（parabolic oxidation constant）各為何？並列出其單位。 ㈡依據㈠之結果試說明氧化過程的機制為何？

設實驗室中僅有下列製程設備： Mask aligner（光罩機） Spinning, baking, and development setups for photoresist and spin-on glass（光阻顯影設備） Wet chemical bench for cleaning and wet etching（濕式蝕刻設備） Oxidation furnace（氧化爐） Annealing furnace（熱處理爐） Al evaporator（鋁蒸著機） 現擬利用上述設備製造圖二所示之DRAM 結構，該結構為一簡單的鋁閘之n 通道 MOSFET（Al-gate n-channel MOSFET）聯接著一個電容器。（每小題10 分，共20 分） ㈠試繪出此DRAM 結構的剖面圖（cross-sectional view）。 ㈡欲完成上述DRAM 之製作至少需要幾道光罩（mask）？請按製程流程（process sequence），寫下光罩層的名稱與其目的。 圖二 p-type Si Gate oxide Field Oxide Al Gate Al electrode for capacitor n＋ n＋ Al