電子工程 105 年積體電路技術考古題

在一CMOS 晶片中，其動態功率消耗P 與晶片的供電電壓V、元件的電容C、操作 頻率f 以及元件的數目n 有關。隨著操作頻率的上升，將使晶片的功率損耗大幅提升。 在高密度的系統晶片（SoC）中，當功率損耗超過一定限制後將導致晶片溫度升高， 進而影響晶片操作性能與可靠性。動態的調整電壓與頻率（Dynamic Voltage and Frequency Scaling，DVFS）技術是目前常用的低功率SoC 晶片設計技術。 ㈠試述何謂DVFS 技術？（5 分） ㈡試說明為什麼SoC 晶片中常需要使用多種厚度的氧化層？（5 分） ㈢試舉一實例說明如何利用DVFS 技術可有效的降低晶片的功率損耗？（15 分）

積體電路電阻、電容及電感是製作IC 的關鍵被動組件。 ㈠已知一導線的片電阻為1 kΩ/□，試算出在一2.5×2.5 mm2 晶片上，以2 μm 的線寬、 4 μm 的間距（即在平行線中心的距離）之該導線所能製造的最大電阻。（15 分） ㈡一個面積為4 μm2 的金氧半（metal-oxide-semiconductor，MOS）電容中，具有介電 層厚度為10 μm 的SiO2，試算該MOS 電容中所儲存的電荷和電子數目是多少？假 設其外加電壓為5 V。已知SiO2的介電常數（Dielectric Constant）為3.9。（10 分）

金氧半場效電晶體（MOSFET）為超大型積體電路（VLSI）中最主要的元件。對於 MOSFET 技術，試回答下述的問題：（每小題5 分，共25 分） ㈠為何在NMOS 製程中，會偏好使用<100>晶向的晶圓？ ㈡若用於NMOS 元件的場氧化層太薄的話，將會有何缺點？ ㈢複晶矽閘極用於閘極長度小於3 μm 時，會有何問題產生？ ㈣如何得到自我對準的閘極？其優點為何？ ㈤P 型玻璃（P-glass）的用途為何？ 105年公務人員高等考試一級暨二級考試試題 代號：22650 等 別：高考二級 類 科：電子工程 科 目：積體電路技術

對於半導體製程技術，試回答下述的問題： ㈠平面技術目前已廣泛運用在積體電路製作中，其步驟包括：金屬鍍膜、光學微影、 蝕刻、氧化以及離子植入等。對於上述之五個基本製程技術，試敘述一製作p-n 接面（junction）的正確順序。（5 分） ㈡已知矽分子量是28.9 g/mole，密度為2.33 g/cm3；二氧化矽（SiO2）的分子量 是60.08 g/mole，密度為2.21 g/cm3。試說明為何一經熱氧化方式成長厚度為x 的 二氧化矽層，需消耗厚度為0.44x 的矽。（10 分） ㈢微影是將光罩上的幾何形狀圖案轉換於覆蓋在半導體晶圓上之光阻（Photoresist） 的一個步驟。但是，當灰塵粒子黏附於光罩表面時，將造成元件的缺陷而使電路 發生故障。下圖顯示一光罩上的三個灰塵粒子，試描述圖中三個灰塵粒子對光罩 圖案不同方式的妨礙將造成何種影響？為什麼？（10 分） 光罩上的圖案 灰塵粒子 1 3 2