電子工程 114 年積體電路技術考古題

請就下列積體電路製造技術之相關問題，分別試述之： （每小題5 分，共25 分） ㈠熱載子效應（Hot Carrier Effect）的成因與影響 ㈡天線效應（Antenna Effect）的成因與影響 ㈢何謂CoWoS 技術與其優勢 ㈣何謂熱預算（thermal budget）與其對積體電路製程的影響 ㈤就選擇比（selectivity）與蝕刻輪廓（etch profile）兩面向，比較濕蝕刻 （wet etching）與乾蝕刻（dry etching）的優缺點

於CMOS 積體電路製作過程，電晶體的閘極介電層中或多或少會存在移 動性離子電荷Qm，請詳述： ㈠Qm 的來源（5 分） ㈡Qm 對元件特性或積體電路可靠性的影響（5 分） ㈢降低Qm 的方法（5 分） ㈣如何使用BTS（bias-temperature stress）測試估算Qm 的量（10 分）

某積體電路包含增強型nMOSFET 與pMOSFET 元件。其nMOSFET 與 pMOSFET 的閘極分別為n+ poly-Si 與p+ poly-Si，以及閘極氧化層為使 用乾氧化製程形成的SiO2。底下就各子題，請說明與解釋nMOSFET 與 pMOSFET 元件之臨界電壓（threshold voltage）的變化是往正方向變動、 往負方向變動或不變？（每小題5 分，共25 分） ㈠在其他製程條件不變下，僅增加氧化時間，使氧化層厚度增加 ㈡在其他製程條件不變下，僅增加nMOSFET 之VT-adjust（臨界電壓調 整）之p 型離子佈植的濃度 ㈢在其他製程條件不變下，將nMOSFET 的閘極由n+poly-Si 換成p+poly-Si， 以及將pMOSFET 的閘極由p+ poly-Si 換成n+ poly-Si ㈣在製造過程中發生硼穿透（boron penetration）至氧化層中 ㈤由於清洗製程不完全，導致氧化層產生多餘的不明負電荷

假設均使用正光阻製程，欲製作如圖所示之積體電路元件。則在盡可能 使用最少光罩數目的情況下，設計所有需要的光罩示意圖（以斜線表示光 罩上不透光區域，以空白表示透光區域）。並搭配所設計的光罩，由p-Si 基底開始，依照製程順序列出所有必要的製程步驟，並加以說明。（25 分）