電力工程 99 年電子學考古題

如圖1 所示的運算放大器整流電路，假設熱電壓（Thermal voltage）VT = 25 mV，電 阻R = 2 kΩ，二極體在電流為1 mA時的壓降為0.7 V，試回答下列問題： 畫出vI - vO電壓轉換特性（Voltage transfer characteristics）。（5 分） 當vI = 2 V，求vO與vA分別為何？（5 分） 當vI = 20 mV，求vO與vA分別為何？（5 分） 說明此電路與傳統二極體半波整波電路比較，有何不同？（5 分） 圖1

一個放大器具電壓增益40 dB，輸入阻抗10 kΩ，輸出阻抗1 kΩ，用以推動1 kΩ負 載。試問此一放大器之Avo？（5 分）此一系統之電壓增益為多少dB？（5 分）

一內部補償（Internally compensated）之運算放大器（OPA）具有下列之增益函數

某NMOS放大器如圖所示，其中vi、vs、vd皆為小訊號電壓。 請以電晶體T-model 繪出此電路之小訊號等效電路。（5 分） 請推導出vs/vi。（5 分） 請推導出vd/vi。（5 分） +VDD RS RL R2 + － A Vf + － Vi － + R1 Vo Vs RD vd vs + － vi RS －Vss 圖 圖

5 10 2 1 10 ) ( × + = π s s A 。 試利用此OPA 組成一直流增益為10 V/V 之非反相放大器（假設目前手邊只有2 kΩ, 5 kΩ, 8 kΩ, 12 kΩ, 15 kΩ及18 kΩ的電阻器各一個），畫出其電路圖。（5 分） 試估計上述放大器之截止頻率（Cutoff frequency）及單一增益頻率（Unity-gain frequency）。（5 分） 畫出上述放大器Vo/Vi（增益gain）之振幅響應圖（Magnitude response）與相位響 應圖（Phase response）。（10 分） 三、如圖2 所示之MOSFET電路，若忽略Q1, Q2, Q3之ro電阻，試繪出此電路之小訊號等效 電路。（10 分）若Q3之尺度比（W3/L3）為Q2尺度比（W2/L2）的2 倍，RL = 1 kΩ，且Q1 之導納（Transconductance）gm1 = 2 mA/V，求vo/vi 。（5 分）說明輸出電壓vo必須滿 足何種條件，才能讓此電路正常地工作在放大器模式。（5 分） vi +VDD vo RL Q3 Q2 Q1 圖2 99年特種考試地方政府公務人員考試試題 類 科： 電力工程 全一張 （背面）

圖為一OP 放大器之架構，若OP 放大器輸入阻抗無限大，輸出阻抗為0，試求： 此一電路之回饋因子β。（2 分） 若開路放大器之電壓增益A=104，若欲得閉迴路之電壓增益Af =10，R2/R1應為何？（ 2 分） 回饋量為多少dB？（3 分） 若Vs=1V求Vo、Vf與Vi。（3 分）

如圖3 所示為一以二個CMOS反相器所組成之無穩態多諧振盪器（Astable multivibrator），試畫出vo1、vo2與vI1之波形（10 分），並說明該電路之工作原理。（ 10 分） 圖3

一放大器電壓轉換函數為 T(s)=10s/(1+s/102)(1+s/105)， 求出零點與極點（4 分），並繪出增益與頻率之關係（2 分），且求出ω=10 與103rad/s 之增益（4 分）。 99 年公務人員高等考試三級考試試題 代號： 類 科： 電力工程、電子工程 全一張 （背面） 35960 36060

試畫出以一個PMOS 當作負載，以NMOS 當作輸入（亦即Pseudo-NMOS 邏輯電路）， 可分別實現Y AB AB C B A ) ( + = + = Y 布林函數之二個邏輯電路。說明這樣的 電路與以CMOS 技術實現的相同邏輯電路比較，具有那些優點？（20 分）

一個BJT在環境溫度為25℃時具最大散熱功率PDO為2W，最大接面溫度為150℃，求 ： 熱阻為多少？（3 分） 50℃時可安全散熱之最大功率為多少？（3 分） 若於25℃時散熱功率為1W，試求接面溫度為多少？（4 分） 六、圖為二極體電路，若二極體特性為導通時電阻30Ω，跨壓0.6V，不導通時電阻 無限大，試求下列三種情況時之輸出電壓vo： v1=v2=5V。（3 分） v1=5V，v2=0V。（4 分） v1=v2=0V。（3 分） +5V 4.7kΩ D1 270Ω A vo v1 L Y M 270Ω D2 v2 圖 圖 七、請寫出圖之輸入訊號L、M 與輸出訊號Y 之Truth table（以A 或0,1 表示）。（10 分） 八、請繪出計數（counting）A/D 轉換器之方塊圖（5 分），並說明此系統如何運作（5 分）。 九、請以NAND gates 設計一個半加法器，具2 個輸入，2 個輸出之邏輯電路且具有以 下之真實表。（15 分） Input 1 Input 2 Output 1 Output 2 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1