電力工程 102 年電子學考古題

圖一之電路全部使用理想二極體，且電容C1、C2 與負載電阻RL 都相當大，可以忽 略充放電流對電容跨壓的影響。則㈠請說明此電路之功能（10 分）；㈡若將二極體 D1 與D2 的方向全部顛倒，則此電路還能正常運作嗎？若可，請一樣說明其功能。 （5 分） Vo D2 RL + + D1 Vi C2 C1 - - 圖一

NMOS 電晶體的 ID-VDS 特性曲線如圖一(a)，工作點位於 Q 點。 由特性曲線估算電晶體在 Q 點之小訊號輸出電阻 ro 值，並說明估算方式。（5 分） 由圖一(a)，忽略 ro，繪出此電晶體ID-VGS轉換曲線如圖一(b)，先標出 VGS = 0, 0.5, 1, 1.5, …, 3.5 V 時之ID值，再以曲線連結。（5 分） 由圖一推導ID-VGS 關係式，忽略ro，估算此NMOS 電晶體在Q 點之小訊號轉導 （transconductance）gm值。（10 分） 圖一(a) 圖一(b)

NMOS 電晶體之ID 式如下： ⑴三極體區（Triode region）時： ( ) ⎥⎦ ⎤ ⎢⎣ ⎡ − − ⎟⎠ ⎞ ⎜⎝ ⎛ ′ =

圖一(a)NPN 電晶體之埃伯斯莫爾（Ebers-Moll）模型如圖一(b)，電流之數學式與電流 增益βF、βR、αF與αR之關係如圖一(c)，其中IES、ICS分別為E-B 與C-B 接面之飽和電 流（saturation current），VT=25 mV 為熱能電壓（thermal voltage）。當電晶體工作 於主動區，推導電晶體在偏壓點VBEQ、ICQ 之小信號轉導（transconductance）gm。 （10 分） 圖一(a) 圖一(b) 圖一(c)

圖二使用理想之運算放大器且RF＝RA，請推導輸出電流iL 與輸入電壓vi 間的關係。 （20 分） RF RA - iin + R + R RL iL vi - 圖二

圖二(a)電路中R = 1 kΩ，C = 0.5 μF，邏輯閘反相器(inverter)之輸入電阻無窮大，圖 二(b)為其輸出與輸入電壓轉換特性，圖二(c)為從t = –∞開始之週期性信號vS(t)，求 算反相器之輸出反應延遲之時間。(20 分) 圖二(a) 圖二(b) 圖二(c) 102年公務人員升官等考試、102年關務人員升官等考試 102年交通事業郵政、港務、公路人員升資考試試題 等別(級)： 薦任 類科(別)： 電力工程、電子工程、電信工程 全一張 （背面）

2 1 DS DS t GS n D V V V V L W k I ⑵飽和區（Saturation region）時： ( )2 2 1 t GS n D V V L W k I − ⎟⎠ ⎞ ⎜⎝ ⎛ ′ = 如圖一電路，其NMOS 電晶體之 2 / 1 V mA L W kn = ⎟⎠ ⎞ ⎜⎝ ⎛ ′ ， V Vt 1 = ， 試設計此電路（即求 D R 、 S R 的值），使 mA ID 2 = ， V VD 2 = ： 求 D R 之值；（5 分） 求 S V 之值；（5 分） 求 S R 之值；（5 分） 求電晶體之小訊號參數 m g 之值。（5 分） 二、如圖二(1)及圖二(2)所示的源極追隨器（Source-follower）及共閘（Common-gate）放大器， 設各電晶體均已適當偏壓，其 V mA gm / 5 = ， ∞ → or 。又電阻 m g R / 1 >> ， Ω = k 6 D R ， Ω = k 4 L R ， 求圖二(1)源極追隨器的電壓增益 1 1 1 / i o v v v A ≡ 及輸入電阻 in R 的值，此時取 ∞ → 1 c C 。 （5 分） 求圖二(2)共閘放大器的電壓增益 2 2 2 / i o v v v A ≡ 及輸出電阻 out R （不含 L R ）的值，此時取 ∞ → 2 c C 。（5 分） 若將源極追隨器之輸出端接至共閘放大器之輸入端，而形成一個兩級放大器，則此兩 級放大器之第1 級與第2 級之電壓增益分別為多大？又此兩級放大器之整體電壓增益 有多大？此時仍視 1 c C 與 2 c C 為∞。（5 分） 此兩級放大器在低頻之-3 dB 頻率主要由那一個電容（ 1 c C 或 2 c C ）來決定？若要將該 低頻之-3 dB 頻率設定為100 Hz，則該電容至少應多大？（5 分） VDD：5V VD VS RS RD ID G -VSS = -5V 圖一 +VDD -VSS vi2 vo2 RL RD Cc2 R Rout 圖二(2) 圖二(1) -VSS VDD Cc1 vo1 vi1 Rin R 102年公務人員特種考試警察人員考試、 102年公務人員特種考試一般警察人員考試及 102年特種考試交通事業鐵路人員考試試題 代號： 類 科： 電力工程、電子工程 全一張 （背面） 70850 70950

圖二(a)MOSFET 之W/L 註明於各晶體旁側，kn'=kp'=100 μA/V2，臨界電壓 Vtn=|Vtp|=1 V，NMOS 之電流電壓關係式如圖二(b)， 求算V1、V2。（10 分） 求算V3。（10 分） 圖二(a) 圖二(b)

如圖三所示之功率放大電路：㈠屬於那一類功率放大器？請說明理由。（5 分） ㈡假設L 很大、RE 與Rcoil（L 的寄生電阻）很小且遠小於RL、輸出電流為弦波式（ Sinusoidal），則在最大輸出擺幅（Output Swing）的情形下，求出此放大電路之最 大功率轉換效率（Power Conversion Efficiency）。（15 分） VCC L R2 C ∞ ∞ C IL vo + - vi + RL ∞ R1 RE C - 圖三 102年公務人員特種考試身心障礙人員考試試題 代號： 類 科： 電力工程、電子工程 全一張 （背面） 31030 31130

求算圖三之理想運算放大器（operational amplifier）電路之 R1、R2、R3 以及R4，使輸 出信號為vo = –2 ×vi1 + 1.6×vi2 + 0.8×vi3 – 0.2×vi4，說明所使用計算式之原理。（20 分） 圖三

如圖三的兩級差動放大器，各電晶體具有相同特性，其 49 = β ， ∞ → or ； Ω = = k 5 2 1 c c R R ， Ω = = 100 2 1 E E R R ， Ω = k 2 3 c R ；電流源 mA I 5.0 1 = ， mA I 25 .1 2 = 。取熱電壓 mV VT 25 = 。 求第一級的輸入電阻 1 id R ，第二級的輸入電阻 2 id R ，及輸出電阻 out R 之值。（12 分） 求第一級的差動電壓增益 id od v v v A / 1 1 = ，及此差動放大器之整體電壓增益 id o v v v A / = 之 值。（提示：各電晶體之 98 .0 50 49 1 = = + = β β α ）。（8 分）

圖三電路中Rsig=R1=R2=R4=10 kΩ，R3=5 kΩ，Ao= –103 V/V，C=20 pF， 求Av(s)=Vo/Vsig。（10 分） 圖三 F F F R R R V v CS CD V v ES ED T BC T BE e I e I α α β α α β − = − = − = − = 1 , 1 )1 ( )1 ( / / i i B C E E B C iE iED vBE vBC iC iCD αRiCD αFiED - - + + M1 10/1 5/1 25/1 V1 V2 M3 R3 V3 R1 R2 2.5 kΩ 1 kΩ 1.6 kΩ M2 +5 V ( ) ( ) ⎪ ⎪ ⎩ ⎪ ⎪ ⎨ ⎧ ⎥⎦ ⎤ ⎢⎣ ⎡ − − ⎟⎠ ⎞ ⎜⎝ ⎛′ − ⎟⎠ ⎞ ⎜⎝ ⎛′ = 2 2 2 1 2 1 DS DS t GS n t GS n D V V V V L W k V V L W k I -+ Rsig - + R1 R3 R2 R4 C Vsig - + Vi - + AoVi - + Vo 102年公務人員高等考試三級考試試題 代號： 類 科： 電力工程、電子工程、電信工程 全一張 （背面） 35960、36060 36160

在圖四(a)之迴授系統中，開路放大器A 頻率響應之振幅（Amplitude）及相位（Phase） 如圖四(b)所示，則： ㈠該開路放大器A 是否穩定？它有幾個極點（Pole）與零點（Zero），位於何處？ 請詳細說明。（10 分） ㈡若迴授係數 β 與頻率無關，且此迴授系統需要45° 之相位邊限（Phase Margin）， 請問 β 需設定為多少？（10 分） dB 90 100 80 70 60 50 40 30 20 107 102 10 106 103 φ 0 10 104 105 -40 dB/decade -20 dB/decade |A| -60 dB/decade f(Hz) 108 xo xi xs + A Σ -270° -225° -180° -135° 102 0 -45° -90° 10 f(Hz) 107 108 104 105 106 - xf β 圖四(a) 圖四(b)

圖四放大器之電晶體以直流電源 I 偏壓，其他部分偏壓電路業經省略。電路元件與 電晶體小訊號參數：RB = 10 kΩ, RC = 20 kΩ, Rsig = 0.5 kΩ, RL = 10 kΩ, CE = 20 μF, CC1 = CC2 = 2 μF, rπ = 2.5 kΩ, gm = 25 mA/V, ro = 20 kΩ, Cπ = 10 pF, Cμ = 1 pF。求算放 大器之低頻電壓增益 Av(s) = Vo/Vsig 頻率響應，含各極點（pole）頻率以及遠離極點 之中頻增益AM。（20 分） 圖四

試繪一CMOS 邏輯閘電路，使其輸出Y 的布林邏輯函數為：  ) ( CD B A Y + = ；（10 分）  ) ( D C B A Y + + = 。（10 分） 該CMOS 邏輯閘電路包含一由NMOS 電晶體構成的拉下網路（Pull-down network），及一由 PMOS 電晶體構成的拉上網路（Pull-up network）。

圖四之串並（series-shunt）迴授放大器，β=0.1，μ=1440 V/V，Rin=Rs=Riβ=1 kΩ， Ro=25 kΩ，Roβ=RL=50 kΩ。 求算放大器電壓增益Avf =Vo/Vs。（5 分） 求算由Rs 往右側看之迴授放大器輸入電阻Rif。（5 分） 求算由RL 往左側看之迴授放大器輸出電阻Rof。（10 分） 圖四

㈠請畫出以CMOS 場效電晶體組成之互斥或閘（XOR）：Y=A⊕B，其中該互斥或 閘可使用A、A 、B、B等四種輸入訊號。（15 分） ㈡請以數量最少的反及閘（NAND）來實現該互斥或閘。只需畫出全部以反及閘組 成之該數位邏輯電路便可，不須繪出如㈠中以場效電晶體組成之詳細CMOS 電 路。（10 分）

列表並說明圖五(a)數位電路輸出信號Q（0 或1）與輸入信號S、R（0 或1）之 間的關係。（10 分） 圖五(b)電路之輸入信號D、CK 如圖五(c)（高、低電位分別代表1 與0）所示， 繪出對應的Q 波形，並說明其原理，無說明者本小題不計分。（10 分） 圖五(a) 圖五(b) 圖五(c)

如圖四所示為一由op amp（運算放大器）所構成的電路，該op amp 之開迴路增益（open- loop gain）為μ ，差動輸入電阻為 id R ，輸出電阻為or 。又 Ω = k 20 s R ， Ω = k 4 L R ， Ω = k 2 1 R ， Ω = M 2 2 R 。 若該op amp 為理想的，即 ∞ → μ ， ∞ → id R ， 0 → or ；求此電路的輸入電阻 if R ，輸出 電阻 of R ，及電壓增益 S O V V / 分別為多大？（8 分） 若該op amp 的 V V / 10 2 4 × = μ ， Ω = k 200 id R ， Ω = k 2 or ，求此電路的輸入電阻 if R ， 輸出電阻 of R ，及電壓增益 S O V V / 分別為多大？（12 分） +VCC -VEE Rid1 Rid2 Rout vod1 Rc1 Rc2 Q1 Q2 RE2 RE1 Q4 Q3 vo Rc3 vid I1 I2 圖三 - + + - - - + + R2 R1 RS Rif Rof RL VO VS 圖四

圖五(a)與圖五(b)之AB 類放大器中，±VCC=±5 V，QN 與QP 在飽和時|VCE|=0.3 V，且 其|VBE|達0.7 V 始導通，以vI 為橫軸，vO 為縱軸，在–6 V 至+6 V 之間，畫出圖五(a) 與圖五(b)電路之vI-vO轉換特性（transfer characteristic），標示特性曲線之各轉折點。 （20 分） 圖五(a) 圖五(b) 六、A、B、C、D 與Y 均為二進位布林（Boolean）變數。以雙輸入NAND 邏輯閘設計 電路，實現：  CD AB Y + = ，並解釋電路之工作原理。（10 分）  B A B A Y + = ，並解釋電路之工作原理。（10 分） Rin - + Vs - + Vo Ro Rs Rif Riβ Roβ Rof RL -+ - + Vi - + Vf - + μVi a a' b b' 1.0 = ≡ o f V V β vO vI QN QP RL QP RL vO QN Q1 Q2 vI IBIAS +VCC +VCC -VCC -VCC