電力工程 104 年電子學概要考古題

如圖一所示，輸入信號為一個週期T 之連續信號：（每小題10 分，共20 分） 請配合輸入信號說明D1 及D2 何時會導通。 請以輸入信號為參考，繪出vo，並說明那個部分是由D1 或D2 導通形成。 圖一

圖一(a)與圖一(b)中，RL = 1 kΩ，二極體導通時跨壓為 0.7 V，運算放大器之開路增 益 Av = 1000 V/V，兩元件之其他特性均為理想。Vs(t)如圖一(c)所示，週期T = 1 毫 秒。 畫出 Vo1(t)，並說明電路操作原理。（10 分） 畫出 Vo2(t)，並說明電路操作原理。（10 分）

一雙極性電晶體在工作區（Active region）操作時，由於電晶體材料為半導體仍有電 阻，在射極、基極、集極等區域電流流動時有較大電阻的區域為那一區域？請畫圖 說明原因。（20 分）

如圖二所示，VBE(on)=0.7 V，β=100： 請繪出直流之效應電路。（3 分） 利用之結果將電晶體左端之R1、R2 與電源轉成戴維寧等效電路。（7 分） 利用之結果算出電晶體之IBQ、ICQ、IEQ 及VCEQ。（10 分） 圖二 1 D 2 D R − + Ov iv 2 : 1 − − − + + + iv CT iv V 10 = CC V Ω = k 2 C R Ω = k 56 1 R Ω = k 5.0 s R Ω = k 2. 12 2 R Ω = k 4.0 E R C C Sv O v iv T t 2 T 0 m V + - 104年特種考試地方政府公務人員考試試題 代號： 43560 | 43760 全一張 （背面） 等 別： 四等考試 類 科： 電力工程、電子工程、電信工程 科 目： 電子學概要

圖二電路中電晶體導通時 |VBE| = 0.7 V，Q1 之直流電流增益β1 = 9，Q2 之β2 = 20， 求集極直流電流 IC1 與 IC2。分析時假設電晶體工作區必須驗證。（20 分） +16 V 圖二 Q1 RB1 60 k Ω RC1 2 k Ω RE2 2.5 k Ω RC2 5 k Ω RE1 8.4 k RB2 20 k Ω IC2 IC1 Q2 Ω 圖一(a) 圖一(b) 圖一(c) Vs(t) 1 V －1 V t (ms) Vo2(t) RL Vs(t) Vs(t) Vo1(t) RL A Ｔ 104年公務人員普通考試試題 代號： 全一張 （背面） 44150 44250 44350 圖三 圖五(a) 圖五(b)

如圖一之共射極電路，假設電晶體之gm = 20 mA/V、rπ = 2 kΩ，不考慮爾利效應 （Early effect），C1 = C2 = 2 μF、C3 = 1 μF、Rs = 5 kΩ、R1 = 5 kΩ、R2 = 5 kΩ、 R3 = 75 kΩ，求電路之極點轉折頻率（pole frequency） 1pf 、 2pf 、 3pf 及低頻下限 3dB 頻率（Lower 3dB frequency） Lf 。（20 分） 圖一

利用一個二極體、一個電阻及一個理想OP 放大器，繪出一個簡單的對數放大器 （simple log amplifier）。（10 分） 利用之電路證明輸出具有一個對數放大效應。（10 分）

圖三MOSFET 電晶體小信號參數為 gmk 與 rok，偏壓電流源 Ik 之輸出電阻為 Rok， k = 1，2。畫出小信號等效電路，並推導電壓增益 Av = vo/vs 之數學式。（20 分）

如圖二之電路，其電晶體 BE V = 0.7 V，假設β 極大，又 R1 = R2 = 400 kΩ、R3 =100 kΩ、 R4 = 5 kΩ、R5 = 6 kΩ，求 V1、V2、V3 之電壓值。（20 分） 圖二 － + 104年公務人員特種考試警察人員、一般警察人員考試及104年 特種考試交通事業鐵路人員、退除役軍人轉任公務人員考試試題 代號： 全一張 （背面） 類 科 別： 電力工程、電子工程 80750 80850

如圖三：（每小題10 分，共20 分） 利用電阻表示Av = vO/vI =？ 假設放大倍率為10 倍，R2/R1= R3/R1=8，R1=50 kΩ，求R4=？ 圖三

圖四振盪器使用理想運算放大器。推導電路之迴路增益（loop gain）為頻率函數， 以所得之結果說明振盪條件、振盪頻率與元件值之關係。（20 分）

一共射極放大器其等效電路如圖三所示，其中Cπ = 5 pF、Cμ= 1 pF、CL = 3 pF、RL = 6 kΩ、 β = 120、RS = 2 kΩ、gm = 30 mA/V，忽略爾利效應（Early effect）之影響，B 為基極 （Base）、E 為射極（Emitter）、C 為集極（Collector）。 求此電路之中帶電壓增益（Midband gain）AM。（5 分） 利用密勒定理（Miller theorem）求此電路之高頻上限頻率（Upper 3dB frequency）fH。 （15 分） 圖三

如下表，為D flip-flop 之函數表：（每小題10 分，共20 分） 利用NAND gate 繪出R-S flip-flop 電路。 利用NAND gate 及R-S flip-flop 繪出D flip-flop 電路。 R Clk D Q Q′ 0 X X 0 1 0 ↑ 0 0 1 0 ↑ 1 1 0 Iv Ov 0 1 = v x v 0 0 1 R 1i 2 R 3 R 4 R 3i 2i 4i + − ① ②

圖五(a)為 JK 正反器組成之計數器，圖五(b)為單一個 JK 正反器之時序表，CLK 為頻率 8 kHz 對稱之方波時脈（clock），電路在操作之前，QAQBQC = 000。 從 QAQBQC = 000 開始，畫出 QA、QB 與 QC 之波形。（12 分） QB 與 QC 之頻率為何？（8 分） +VDD Ro1 vs Ro Ro2 vo M2 M1 I1 I2 圖四 R2 R1 R L L R vo J > K J > K J > K Q Q Q Q Q Q CLK CLK J K Q 1 QB QA QC

請以CMOS logic circuits 和Pseudo NMOS logic circuits 分別畫出 B A + = Y 之電路，其 中A、B 為輸入端，Y 為輸出端，並說明此兩種電路之優缺點。（20 分） + － + － + － gm