電子工程 104 年半導體工程考古題

對一室溫下低摻雜的n 型半導體，假如溫度升高，請說明它的費米能階（Fermi Level）是偏近導帶還是偏離導帶？請說明原因。（10 分） 請寫出pn 二極體中的接面定律（Law of the Junction）方程式，並說明其物理意義。 （10 分）

有一均勻摻雜之Si 晶片在 T = 300 K 時之能帶圖如下所示，求： 此Si 晶片之多數載子（majority carriers）為何種型態，n 型或p 型？又此多數載子之 濃度為何？（10 分） 此Si 晶片之電阻係數（resistivity）約為多少？設Si 之ni = 1010 cm-3，且電子與電洞之 移動率各為μn = 1600（公分）2∕（伏特．秒）與μp = 450（公分）2∕（伏特．秒）。 （10 分）

化學氣相沉積（CVD）製程操作於表面反應受限區（surface-reaction-limited regime）， 已知波茲曼常數k = 1.38×10-23 J/K，e = 1.6×10-19 C，假設先導物（precursor）濃度 不變，請求出：（每小題10 分，共20 分） 反應速率活化能Ea = 0.5 eV 固定，T = 450 K 之反應速率為T = 400 K 之幾倍？ T = 400 K 固定，當Ea = 0.4 eV 時之反應速率為Ea = 0.5 eV 之幾倍？

關於npn 雙極性電晶體，若基極（Base）區使用漸進式（Graded）濃度的結構，請 說明它可以提供的優點。（10 分） 高電子遷移率電晶體（High-Electron-Mobility Transistor, HEMT）為常用於高頻通 訊的元件之一，因為這種元件具有可以在低溫時降低雜質散射（Impurity Scattering） 效應而提升二維電子雲（Two-Dimension Electron Gas, 2DEG）的電子遷移率之優 點；但在室溫或較高溫度時仍然會受到晶格散射（Lattice Scattering）的影響，能 提升電子遷移率的效應有限。然而，我們都是在室溫使用這種元件於通訊裝置， 請說明高電子遷移率電晶體在室溫可以提供的優點。（10 分）

有一n 通道之Si MOSFET，設其長寬各為L = W =1 μm，有效閘極氧化層厚度為 Toxe = 3.45 nm（有效閘極電容為C oxe = 10-6 F/cm2），又閘極功函數ΦM = 4.03 eV，且Si 材之摻雜濃度（bulk Si dopant concentration）為NA = 1017 cm-3（其對應之Si 材功函數 ΦS = 5.03 eV，最大空乏區寬度為WT =100 nm）。設T = 300 K，Si 之ni = 1010 cm-3，求： 若此元件之固定氧化電荷（fixed oxide charge），QF為每平方公分1012的電子電荷， 則其平帶電壓，VFB，應為多少？（10 分） 若此元件之空乏區電荷Qdep 為1.6×10-7 C/ cm2，則其臨界電壓VT 為何？又此元件 為增強型或是空乏型（enhancement-mode or depletion-mode device），請說明理由？ （10 分）

閘極介電層製程含三層，材料之厚度分別為 30 nm（Al2O3）、20 nm（HfO2）及 10 nm（SiO2），已知其介電常數（dielectric constant）分別為9（Al2O3）、 25（HfO2）及3.9（SiO2），請求出：（每小題10 分，共20 分） 三層堆疊換算成SiO2 之等效厚度（equivalent oxide thickness）為多少？ 加上偏壓5 V 於三層材料，各別之壓降VAl2O3、VHfO2及VSiO2為多少？

為什麼在金氧半場效電晶體（MOSFET）的通道所計算的載子遷移率和一般半導 體材料（semiconductor material）量測的載子遷移率是不同的？請說明原因。（10 分） 請說明什麼是鰭式場效電晶體（Fin Field-Effect Transistor, FinFET），它有什麼優點？ （10 分）

請問答下列問題： 何謂MOSFET 之短通道效應？為何會發生此效應？又此效應發生時會對元件之特 性產生何種利或弊？為什麼？（10 分） 何謂後退的濃度分布（retrograde channel doping profile），又其較常用於長通道 MOSFET 或短通道MOSFET 之製作？為什麼？（10 分） Ec Ei Ev EF 0.36 eV 104年公務人員特種考試警察人員、一般警察人員考試及104年 特種考試交通事業鐵路人員、退除役軍人轉任公務人員考試試題 代號：70980 全一張 （背面） 類 科 別： 電子工程

在n 通道MOSFET 製程技術中，利用間隙壁（spacer）及兩次離子佈植實施LDD （lightly doped drain）結構，請說明製程步驟。（15 分）

請分別繪出由擴散與離子佈植所形成的摻雜濃度對深度的分布圖，並說明它們之 間的差異。（10 分） 以熱氧化法成長的二氧化矽（SiO2）薄膜，起初成長的二氧化矽薄膜厚度與時間成 線性關係，隨著時間增長，二氧化矽薄膜厚度與時間的開根號成正比。請說明這 兩者的物理機制，這兩種機制分界處的二氧化矽薄膜厚度約為多少？（10 分） 請比較使用銅優於鋁作為導線製程技術的原因，至少列出三項。（10 分） 請列出乾式蝕刻優於濕式蝕刻的優點，至少列出四項。（10 分）

在T = 300 K 時，有一金屬與Si 接觸，其接面形成之平衡能帶如下圖所示，呈現 整流態（rectifying metal-Si contact），設此Si 之雜質摻雜濃度為10-16 cm-3， 試求： 此金屬∕Si 接觸之Schottky 能障，ФB，及空乏區寬度，W，各為何？（10 分） 若欲將此金屬∕Si 接觸製作成歐姆態（ohmic metal-Si contact），則應作何處理？ （設 Si 之εSi 為1.0×10-12 F/cm）（10 分）

在p 通道MOSFET 製程技術中，利用深淺不同之離子佈植進行臨限電壓調整 （VT-adjust）及抗擊穿（antipunch-through）佈植，請以p-MOSFET 元件結構剖面 圖說明兩佈植區域位置及其實施理由。（15 分）

已知純Si 之原子密度為5×1022 cm-3，而SiO2 之分子密度為 2.2×1022 cm-3。設有一氧 化製程如下列程序： ①初始為<100> 之P 型Si 晶片 ②成長400 nm 之氧化層 ③進行微影蝕刻（Lithography） ④乾蝕刻（Dry etch）氧化層400 nm ⑤去光阻 ⑥擴散（diffuse）磷雜質以得到（n+）區 ⑦濕氧化（wet oxidation）t 分鐘 下列左圖表示經步驟6 後得到之結構，若將之再進行步驟7 之氧化後其結構則如下列右圖。 試依據氧化的理論，計算： 成長一單位體積之SiO2 時，將消耗多少體積之Si？（10 分） 下列右圖中之Δ d 為多少μm？（10 分） 左圖 右圖 W EF Ec Ei EF Ev 0.50eV 0.36eV

TEOS（tetra-ethyloxy-silane）oxide 常使用於PMD（premetal dielectric）及IMD （intermetal dielectric），若不加其他摻雜物稱為USG（undoped silicate glass）， 請說明：（每小題5 分，共15 分） PSG 用途為何及需摻雜何種元素。 BPSG 用途為何及需摻雜何種元素。 FSG 用途為何及需摻雜何種元素。

在電漿（plasma）應用製程中，兩電極間加上RF，因電子移動速度較離子快，會形 成電漿電位（plasma potential）VP，令電漿相對RF 電極之直流壓降（DC bias）為 Vx，相對接地電極之直流壓降為Vy，RF 電極面積為Ax，接地電極面積為Ay，其 中 Ay = n Ax，關係式為 Vx/Vy = n4。已知兩電極間之自偏壓（self-bias）為Vy 的 1.25 倍，VP = 20 V，請求出： n =？（8 分） DC bias =？（7 分）