電子工程 92 年半導體工程考古題

有一鋁／銅／矽結構之樣品，其電阻率(resistivity)為3.2μohm-cm， 若鋁／銅薄膜厚度為1μm，試計算其片電阻(sheet resistance)為何？（5 分） 若將鋁／銅薄膜製成一長500μm，寬10μm 的線，則其電阻(resistance)為何？（5 分） 若此鋁／銅線是製作於1μm 厚之SiO2 上，則此線對矽基板之電容(capacitance) 為何？（以平行板公式計算即可）（5 分） 對此500μm 長的線，其對應之RC 時間常數(RC time constant)為何？（5 分）

一矽在室溫時本質濃度為1.4×1010/cm3，若矽晶圓被加入以下之雜質： 1×1017 硼原子/cm3，和5×1017 砷原子/cm3，決定受體和施體濃度(NA 和ND)（10 分）。 決定電洞和電子濃度(p 和n)（10 分）。

何謂「離子通道效應」(ion channeling effect)？並解釋為何矽元件在離子佈植後， 接面深度總是較預期值為深？（10 分） 若要以離子佈植法製作一表面非晶矽薄層，試問該選用硼(Boron)或砷(Arsenic)作 離子源較合適？又何者所需之劑量(implant dose)較高？為什麼？（10 分）

為何磊晶成長要在冷管式反應器中進行？（10 分） 如何用光波決定磊晶膜之厚度？請繪出裝置圖。使用波長為0.3μm，若有8 條干涉 條紋，磊晶膜厚度為何？（10 分）

何謂「SIMOX」(Separation by Implantation of Oxygen)？（4 分） 若要形成一層0.1μm 厚的SiO2 埋藏層(buried SiO2 layer)，則所需之氧離子劑量為 何？(以atoms／cm2 表之)（8 分） 若要將上述劑量於15 分鐘內佈植於一8 吋的晶圓，試問所需的離子束電流(ion beam current)為何？設離子束順序掃瞄(raster scan)區域為20cm×20cm，又設SiO2 之分子密度為2.3×1022 分子／cm3。（8 分）

於離子植入時何謂通道效應？如何避免？（10 分） 列出於IC 製程中，製作圖案時所使用之能量源，並說明其優缺點。（10 分）

光微影蝕刻術(optical lithography)較電子束微影蝕刻術(E-beam lithography)有較高 的產能優勢(throughput advantage)，其主要原因為何？（10 分） 試舉出兩種方法以消減光微影蝕刻時所產生之駐波效應(standing wave effect in optical lithography)。（10 分）

請畫出p-n 接面上之偏壓為 熱平衡， 順向偏壓， 反向偏壓時其空乏區 (depletion region) 寬度與靜電位、能帶圖、及空乏區內之微粒流動方向與電流方向。 （20 分）

以RIE(Reative ion etching)技術蝕刻鋁(A1)在接觸窗口(contact holes)處所形成的階梯 覆蓋(step coverage)是製程上一個很重要的問題。就階梯覆蓋品質而言，請就下列製 程的改變作判斷，何者是有助的，何者有害或何者無關，並說明你的理由。（20 分） 接觸窗口採用濕式化學蝕刻。（4 分） 蒸著A1 時，提升基板的溫度。（4 分） 保持接觸窗口之大小不變，但增加接觸窗口四周之氧化層厚度。（4 分） 發展CVD A1 製程。（4 分） 在蒸著A1 之前，先以CVD 鎢栓(CVD tungsten plug)填塞接觸窗口。（4 分）

為何製作MOS 元件時採用 (100) 之晶圓？（10 分） 為何製作BJT 元件時採用 (111) 之晶圓？（10 分）