電子工程 92 年數位系統設計考古題

將 ) x x x ( ) x x x ( ) x x ( z 5 3 1 4 3 1

1 + ′ + ′ ⋅ + ′ + ′ ⋅ + ′ = 化簡成最簡SOP（minimum sum- of-product）；然後再重新以2-inputs NAND 閘組成之。 在 4

2 3 2 1

3 2 1 4 3 2 1 x x x x x x x x x x x x x x z ′ + ′ ′ + ′ ′ + ′ ′ ′ ′ = 之邏輯電路，設x3＝x4＝1 不會發 生，試將z 式化簡成最簡POS（minimum product-of-sum）。 有一組合邏輯電路，具有兩個data inputs x1 , x2及兩個control input C1 ﹑ C2；其輸出z 與各輸入間的關係如下： 當C1C2＝00 時， z＝0 ； C1C2＝01 時， z＝x2 ； C1C2＝11 時， z＝1 ； C1C2＝10 時， z＝ 1x′。 求z 之最簡SOP 式。（25 分） 二、有一clocked sequential 電路，其有一個輸入x 及一個輸出z；該輸出z 僅在 當x＝0，且在該x＝0 之前的x 為偶數個連續的1，z 才為1；例如： （25 分） 試繪出其Mealy 形式之狀態圖（state graph），其狀態的數目應化簡成 最少。 試繪出其Moore 形式之狀態圖（state graph），其狀態的數目應化簡成 最少。 （請接背面） x： 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 ⋯ z： 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 ⋯ 九十二年公務人員高等考試一級暨二級考試試題 高二：21260 等 級： 二級考試 科 別： 電子工程 全一張 （背面） 三、設計一個counter，其具有一個輸入x 及兩個輸出z1z2； 當x＝1 時，z1z2之count sequence 為00→01→10→11→00→⋯， 當x＝0 時，z1z2之count sequence 為00→01→11→10→00→⋯， 輸入x 可在兩clock pulses 之間隨時變化。此counter 之Moore 形式狀態圖 如圖所示。 試選用JK 正反器（flip-flop）設計此電路。（25 分） 四、 試說明何謂static 1-hazard？何謂static 0-hazard？ 如圖電路，有沒有發生static 1-hazard 的可能？如有，在何種狀況下會 發生？（以a. b. c. d 值表示）。 重做 ，但改為static 0-hazard。 試修改此電路，使不致發生 之static 1-hazard。 （25 分） S0 00 S1 01 0 1 1 0 1 0 S2 11 S3 0 1 10 b c a c' c d z