電子工程 112 年電子學概要考古題

圖1(a)所示為使用複數阻抗（Z1 與Z2）的理想運算放大器電路。 （每小題5 分，共20 分） 利用克希荷夫電流定律（KCL）與理想運算放大器的虛接地（Virtual GND）性質，計算電壓增益Vout/Vin。 利用圖1(a)所示電路，使用被動元件（電阻R 與電容C）代替複數阻 抗，設計微分器電路。 計算所設計微分器電路的時域（Time Domain）輸出電壓函數Vout(t)。 若輸入電壓Vin(t)波形如圖1(b)所示，而所使用的R 與C 值分別為 2.5 kΩ 與1 nF，繪製輸出電壓Vout(t)波形。 Vin Vout Z2 Z1 Vin t (ms) +2.5 V -2.5 V 5 10 15 圖1(a) 圖1(b)

關於二極體，試說明：（每小題10分，共20分） 二極體的空乏區（Depletion Region）形成的原因。 空乏區的內建電位（Built-in potential）的來由。

圖一V(t)為週期T 的電壓訊號，寫出其0 t T 之數學表示式，並算其 平均值與有效值。（20 分）

圖2 所示的金氧半場效電晶體（MOSFET）放大器電路，操作在中頻帶 中。忽略通道長度調變（Channel Length Modulation）效應，並且假設兩 顆電容器（C1 與C2）的值很大。（每小題10 分，共20 分） 繪製此放大器電路的中頻帶小訊號等效電路。 計算此放大器電路的中頻帶電壓增益。 Vin C1 R1 R2 RD RS C2 Vout VDD 圖2

如圖一所示之全橋電路，由四個增強型NMOS構成，輸入信號為週期性方 波 1S 與其反置信號ܵ̅ଵ，使上下臂互鎖，如 1S 為使NMOS導通之高電位，則 ܵ̅ଵ為使NMOS關閉之低電位，反之亦然，負載為一電阻R=1 Ω串聯一電感 L=10 mH。（每小題10分，共20分） 初始電流݅௢為零， 1S 與

圖二電路中二極體導通電壓0.7 V，Vin(t)= 12sin߱t V，變壓器圈數比3：1， RL = 200，對照Vin(t)之時間軸波形，畫出ID1與ID2電流波形，至少兩個 週期，並標示D1 與D2 導通的時間點以及準位。使用最靠近的角度： sin5.7o = 0.1，sin8.6o = 0.15，sin11.5o = 0.2，sin14.5o = 0.25，sin17.5o=0.3， sin20.5o = 0.35，sin23.6o = 0.4，sin26.7o = 0.45，sin30o = 0.5。（20 分） 圖一V(t)波形 圖二 80730

圖3 的達靈頓對（Darlington Pair）電路，是由兩顆不同類型（一顆npn 與一顆pnp）的雙極性接面電晶體（BJT）所組成。 （每小題10 分，共20 分） 若將此電路等效為單顆BJT 電晶體，請繪製其等效電路符號（npn 或 pnp 擇一），並且標明其電流方向（IB、IC 與IE）。 計算此電路的電流放大倍率IE/IB。假設11、21。 Q1 Q2 圖3

S 同為高電位， 2 S 為低電位時，說明電流路徑且 推導輸出電流݅௢(t)。 初始電流為݅௢=10 A，ܵଵ、ܵଶ與ܵଷ同為低電位，說明電流路徑且繪製輸出 電流݅௢波形，須標示時間終止時之電流，

圖三電路使用理想運算放大器，偏壓+VCC=+5V，Ra=6k，Rb=RL=4k。 在–5 V Vin +5 V 區間，畫出Vo（縱軸）與Vin（橫軸）之關係特性 曲線圖，必須說明理由或適當推導。（12 分） Vin(t)為5V 對稱週期性三角波，週期為4 ms，畫出對應於Vin(t)之Vo(t)。 （8 分）

圖4 所示為一階濾波器，使用被動元件進行實現。其中R1 = 1 Ω、 R2 = 1 kΩ、C1 = 1 nF，以及C2 = 1 μF。（每小題10 分，共20 分） 計算轉移函數H(s) = Vout/Vin，以及極點（pole）與零點（zero）位置。 使用波德規則（Bode’s rules）繪製轉移函數大小|H()|響應圖，必須標明 數值。並且說明此濾波器類型為高通（High-Pass）或低通（Low-Pass）。 Vin C1 R1 R2 C2 Vout 圖4

2 0 10 t    sec。 圖一 三、如圖二之npnp四層結構元件， G v = 0或5V。（每小題10分，共20分） 當正極（A）連接在一個100 VDC電壓源正電壓端，且負極（B）連接在 10 Ω電阻負載一側，電阻負載另一側接該100 VDC電壓源負電壓端，試 繪製該npnp四層結構元件之等效電路與電壓源及負載之電路，並說明 G v 之電壓對該元件導通與否之影響。 當負極（B）連接在一個100 VDC電壓源正電壓端，且正極（A）連接在 10 Ω電阻負載一側，電阻負載另一側接該100 VDC電壓源負電壓端，試 繪製該npnp四層結構元件之等效電路與電壓源及負載之電路，並說明 G v 之電壓對該元件導通與否之影響。 圖二 四、一操作放大器，其增益帶寬積（Gain-bandwidth product; GBW）為10 MHz，最大增益為20 dB，做成一單位增益緩衝器（unity gain buffer）電路。 （每小題10分，共20分） 繪製並推導該單位增益緩衝器 ) / ( ( ) i o n V V j j  的頻率響應。 求取其在10 MHz之增益與相位角。

圖四放大器VCC = VEE = +5 V，電晶體β = 20，ro ，RB = 97 k， RB //RL = 10 k，RE = 8 k，集極直流電位VCQ = +1 V，Rsig = 59。在 交流分析時，所有耦合電容均視為短路，求算小訊號輸入電阻Rin 與增益 Gv = vo/vsig。（20 分）

圖5 所示為由三顆完全相同的反相器所組成的振盪器。 （每小題10 分，共20 分） 使用互補式金氧半（Complementary MOS, CMOS）反相器來設計此振 盪器，繪製出完整電路。 若每一顆CMOS 反相器均具有相同的高至低輸出轉態延遲時間（tPHL） 與低至高輸出轉態延遲時間（tPLH），繪製在三個節點的波形，然後計 算最高操作頻率（fmax）。[註：tPLH≠tPHL] X Y Z 圖5

如圖三所示的NMOS 反向器（Inverter）電路，其NMOS之 2 Tn V V  且 0 / 5 in v V  的脈衝波（Pulse Train）。該NMOS的轉導（Transconductance） 為100 姆歐，且於 5 in v V  時的飽和電流為10 A。該脈衝波於20%責任週期 （duty cycle）與500 kHz下切換。（每小題10分，共20分） 於NMOS開始導通後排出800 pF電容內的99%電荷所需時間。 推導NMOS開始關閉至下一次NMOS開始導通之輸出電壓 ov 時間響應 函數，並計算最高輸出電壓 ov 。 圖三 ܣ ܤ G n p n p

a、b 與y 均為整數，其二進位表示分別為A1A0、B1B0 與Y1Y0。已知 0 a 2，1 b 3，以雙輸入或三輸入邏輯閘實現y = |a – b|的運算， 先寫出以A0、A1、B0 與B1 表示之Y0 與Y1 布林代數式，再畫出對應的 邏輯電路。（20 分） 圖三 圖四