電子工程 95 年電子學大意考古題

關於功率（Power）電晶體電路輸出級種類Class AB 的敘述何者正確？

下列那一種放大器主要是做為電壓緩衝器（Voltage Buffer）？

若圖中為A 類放大電路，試設計RB 之電阻值，使其有最大的功率輸出：

同上題，假設此電晶體的VT＝26 mV，則此電路之電壓增益AV＝Vo/Vi 約為何？

下列何者是在放大器設計中，使用疊接（Cascode，共射極放大器＋共基極放大器）結構的主要優點？

如圖所示的電路，其功能為：

相移振盪器（Phase-Shift Oscillator）主要用來產生：

下列有關右圖帶通濾波器電路之敘述，何者正確？

如圖所示電路，其振盪頻率為：

如圖所示的電路，下列敘述何者為錯誤？

有一系統之轉移函數為100s100)s(T+=，則下列敘述何者錯誤？

如圖所示電路，若R1＝R2＝1 kΩ，R3＝R5＝1 kΩ，R4＝R6＝9 kΩ，C1＝0.01µF，C2＝0.1µF，則下列敘述何者錯誤？

下列有關右圖之共汲極放大器之敘述，何者正確？

如圖所示電路，若R1＝10 kΩ，R2＝1 kΩ，R3＝9 kΩ，C1＝0.01 µF，則下列敘述何者錯誤？

如圖所示的電路，當CLK＝0，而且X＝1 時，此電路的Q 端的值為何？（註：Q（n-1）及1)-(nQ分別為Q 端及Q 端先前輸出狀況）

若將TLL 閘電路之各電阻值增大，則對該閘的功率損耗PD 及傳播延遲tp 的影響為何？

如圖所示之MOS 電路，其輸出Y 為：

如圖所示的電路（Q0，Q1 及Q2 均預先清除為“0＂），此電路的Q0 及Q1 在第三個觸發時脈（Clock）後的值為何？

使用浮動閘極電晶體（Floating Gate Transistor）作為儲存細胞（Storage Cell）的是：

如圖，PIN 二極體的主要用途為何？

一個16 k words× 4 bits 的記憶體需要多少位元的定址（Address）線？

室溫下，若已知雙極性接面電晶體（BJT）之β，厄立電壓（Early Voltage）VA，在工作點的集極電流ICQ，則那些小信號參數無法求得？

有關能否將一顆npn 結構雙極性接面電晶體（BJT）的C、E 接腳對調操作，即將C 腳視為射極（Emitter）、將E 腳視為集極（Collector），下列敘述何者為正確？

關於共射極（Common Emitter）放大器，下列敘述何者正確？

某雙極性接面電晶體工作在IB＝50 µA，IC＝10 mA，VCE＝15 V 時，此電晶體的β值為：

如圖所示之雙載子接面電晶體特性曲線，則下列敘述何者錯誤？

如下圖為理想運算放大器所組成之減法電路，其輸出電壓VO 為：

如圖所示電路，當VZ＝5 V，電阻值R1＝2 kΩ，R2＝5 kΩ，R3＝15 kΩ，流經稽納二極體之電流IZ為：

下圖電路中的運算放大器之跟隨率（Slew Rate）為10 V/msec，則下列何種振幅與頻率組合的弦波輸入訊號（Vpsinωt）不會導致輸出訊號有失真的現象？

下列何項不是電晶體放大器的耦合電路？

若右圖積分器之輸入如圖所示，則輸出波型為：

某一放大器的電壓增益為10，則此放大器電壓增益為多少分貝（dB）？

下列有關敘述，何者正確？

將下列何種元素摻雜至矽本質（Intrinsic）半導體中，可將其轉變為n 型半導體？

已知矽二極體的順向偏壓與溫度的關係為2 mV/℃，若一矽二極體在25℃時IF＝1 mA，VD＝0.650 V，則此二極體在125℃，IF＝1 mA 時的VD 等於：

下列何者主要負責產生及控制MOSFET 的通道？

FET 不具備下列何種特性？

有一MOSFET 電路如下圖所示。電晶體M 是一顆增強型（Enhancement type）p 通道MOSFET。已知VDD＝3 V、RG1＝1.0 MΩ、RG2＝1.5 MΩ、|Vtp|＝0.6 V、ID＝0.5 mA、忽略輸出電阻ro，若欲維持電晶體M 於飽和區內工作，則RD 最大的電阻值之最接近的數值為：

和單一的NMOS 開關相比，CMOS 傳輸閘（Transmission Gate）的最大優點為何？