電子工程 97 年電子學大意考古題
民國 97 年（2008）電子工程「電子學大意」考試題目，共 40 題 | 資料來源：考選部
39 題選擇題 + 1 題申論題
在共射極放大器組態中，經常會在射極端的外加電阻並聯一旁路電容（Bypass capacitor）。此電容最主要功能為何？
(A)增加輸入阻抗
(B)增加低頻響應
(C)提高中頻交流增益
(D)節省晶片面積
兼具電壓放大與電流放大作用的雙極性接面電晶體電路組態是：
(A)CC 組態
(B)CE 組態
(C)CB 組態
(D)CD 組態
圖示電路中，已知K = 2 mA/V2，且臨限電壓（threshold voltage）Vt = -2 V，則源極端電壓為：（提示：ID = K(VGS – Vt)2）
(A)2 V
(B)-2 V
(C)-1 V
(D)1 V
若BJT 功率放大電路中，其直流電路之ICQ = 1 mA，β = 100，此時交流電路之rπ 應為：
(A)2.5 kΩ
(B)3.5 kΩ
(C)4.5 kΩ
(D)5.5 kΩ
如圖所示為何種電路？
(A)積分電路
(B)穩壓電路
(C)反相放大器
(D)史密特觸發電路（Schmitt trigger circuit）
如圖所示電路，其中R1 = 10 kΩ，C1 = 0.001 µF，R2 = 10 kΩ，R3 = 20 kΩ，其振盪頻率約為：
(A)38.9 kHz
(B)15.9 kHz
(C)6.5 kHz
(D)3.2 kHz
如圖電路發生振盪時，則vo 輸出波形為：
(A)方波
(B)弦波
(C)三角波
(D)鋸齒波
信號產生器產生單一脈波時，是下列何者振盪？
(A)單穩態（Monostable）
(B)無穩態（Astable）
(C)雙穩態（Bistable）
(D)不穩定（Unstable）
採用電容耦合之電晶體放大器，在低頻時的頻率響應，主要由下列何項決定？
(A)電晶體的雜散電容
(B)耦合電容
(C)電晶體的耐壓
(D)電晶體的額定電流
如圖所示之串級電路，已知β1 = β2 = 50，則此放大器的電流增益為：
(A)5
(B)50
(C)100
(D)2500VOVDDVIBit LineWord LineXYQ2Q1C1C25 V+10 VVo+-10 kΩ0.1 kΩβF = 100VDDBLBLWLWLM1M2V2V1ioibQ1Q21 kΩ
下列何者為SR 正反器真值表？
(A)R = 0，S = 0；Qn+1 = 0
(B)R = 0，S = 1；Qn+1 = 0
(C)R = 1，S = 0；Qn+1 = 0
(D)R = 1，S = 1；Qn+1 = 0
下列何種電容會影響放大器低頻響應？
(A)極際寄生電容、旁路電容
(B)耦合電容、極際寄生電容
(C)極際寄生電容、雜散電容
(D)耦合電容、旁路電容
如圖所示之CMOS 反相器，其傳播延遲（propagation delay）tp 與VDD 的關係為何？
(A)要tp 減小，應降低VDD 值
(B)要tp 減小，應增大VDD 值
(C)tp 值與VDD 的大小無關
(D)tp = 0
ECL 閘電路的兩個輸出是：
(A)AND、OR
(B)AND、NAND
(C)OR、NOR
(D)NAND、NOR
如圖示之隨機存取記憶體（RAM）電路，下列敘述何者正確？
(A)資料主要是儲存在電容C1 及C2 中
(B)當X = 1（高電壓）時，Bit Line 上的資料將寫入（Write）並儲存到所有連接於Word Line 上的整列記憶體細胞（memory cell）
(C)當要讀取（Read）資料時，電晶體Q2 必須導通而電晶體Q1 必須截止
(D)此電路不需要使用週期性的更新（periodic refresh）電路
當雙極性接面電晶體之B-E 接面順偏、B-C 接面順偏，此時電晶體是操作在那種區域模式？
(A)飽和區
(B)截止區
(C)順向作用區（forward active region）
(D)逆向作用區（reverse active region）
雙極性接面電晶體（BJT）工作於作用模式（active mode），由厄列（Early）效應可知IC與VCE之關係為何？
(A)呈指數函數變化
(B)呈線性變化
(C)呈倒數關係
(D)無關連
右圖之CMOS 靜態隨機存取記憶元（SRAM cell），下列何方法一定可提高寫入速度？
(A)增加M1，M2 元件長度
(B)減少M1，M2 元件寬度
(C)提高WL 電壓
(D)提高BL 電壓
關於RAM 與ROM 的敘述，下列何者錯誤？
(A)當電源中斷時，RAM 的資料會消失
(B)資料一旦存入ROM，只能讀取而不能任意更改內容
(C)ROM 通常被用於儲存使用者的程式與資料
(D)EEPROM 可以利用電流脈衝來將其資料清除
為何在雙極性接面電晶體進入飽和區操作時，操作速度嚴重變慢？
(A)因為大量少數載子累積在基極無法短時間內排出
(B)因為集極發生崩潰效應
(C)因為發生電流擁擠效應
(D)因為熱效應變嚴重
圖所示之電路中，BJT 電路之Vo 值約為：
(A)2.4 V
(B)3.2 V
(C)4.5 V
(D)5.7 V
一達靈頓電路如右圖，已知Q1、Q2 的hfe = 100，hie = 1 kΩ，hoe = 40 kΩ，則其電流增益Ai = io / ib 值約為：
(A)0.5 × 104
(B)5 × 104
(C)2.5 × 2.5 × 104
(D)2.5 × 105R2V+V-viR1vo+-aVccViVoRLREREQ1Q2Q4Q3C1+-Vcc12R2R1R3Vo+-+-1 kΩViVoVOVIR1R2-++5 V-5 V+0.5 V1 kΩ1 kΩ1 kΩQ1Q2vC2vC1vE
如圖所示的運算放大器應用電路，其電壓增益，==ioVvvA？
(A)12RR−
(B)121RR+
(C)∞
(D)121RR−
如圖所示電路，當輸入之正弦波信號在正半週時，則下列敘述何者正確？
(A)Q1 導通、Q2 導通、Q3 截止、Q4 截止
(B)Q1 截止、Q2 截止、Q3 導通、Q4 導通
(C)Q1 導通、Q2 截止、Q3 導通、Q4 截止
(D)Q1 截止、Q2 導通、Q3 截止、Q4 導通
有一串接的兩級放大器，其中第一級放大器之電壓增益為60 dB，第二級放大器之電壓增益為20 dB，若在第一級放大器輸入端加入峰值為2 µV 的電壓輸入信號，且串接放大器無負載效應，則在第二級放大器輸出端之電壓輸出信號的峰值為多少？
(A)40 mV
(B)20 mV
(C)4 mV
(D)2 mV
如圖所示，若欲降低運算放大器之輸入偏壓電流效應，加入電阻R3，則R3 與R1、R2 間之關係為何？
(A) R3 = R1 // R2
(B) R1 = R2 // R3
(C) R3 = R1 + R2
(D)R1 = R2 + R3
由運算放大器，電容及電阻組成的微分器，若輸入電壓波形為一三角波時，則輸出電壓波形為：
(A)三角波
(B)方波
(C)正弦波
(D)鋸齒波
右圖電路中的運算放大器之輸入偏壓電流為1 µA，則右圖電路之Vo – Vi 等於：
(A)0 V
(B)0.1 mV
(C)1 mV
(D)10 mV
設如圖電路之運算放大器為理想的，則由輸入VI 看進去的電阻為：
(A)無窮大
(B)R1
(C)R1 + R2
(D)0
右圖為一差動放大電路，若所有電晶體完全相同（當電晶體導通時，｜vBE︱= 0.7 V、α ≅1），則vE 值為何？
(A)0 V
(B)0.5 V
(C)0.7 V
(D)1 V
承上題，電晶體Q1 側的vC1 電壓值應為多少？
(A)-5 V
(B)-3 V
(C)-0.7 V
(D)0.5 V
承上題，該差動放大電路之電晶體Q2 側的vC2 電壓值應為多少？
(A)-5 V
(B)-3 V
(C)-0.7 V
(D)0 V圖1iDvD-+圖2iDvD圖3vDvivoDR---+++vovivovivovivovi+12 V2 kΩVoIDSS = 4 mAVp = -3 V+++AC--- vD2vD1voC1C2D2D1vi = 10 sin(ωt) V
已知一個全波整流器的輸入電源為60 Hz，設計輸出尖峰電壓為10 V，負載阻抗為10 kΩ，如要求輸出電壓漣波要小於0.2 V，則其並聯電容至少要大於：
(A)83.4 µF
(B)41.7 µF
(C)31.3 µF
(D)20.8 µF
今將二極體（diode）視為一理想開關，其特性曲線如圖2 所示，其中端電壓的參考極性以及電流的參考方向如各圖所標示。現有一組二極體電路如圖3 所示，則估此電路的輸出輸入關係（transfer characteristic）最接近的曲線為：
(A)
(B)
(C)
(D)
右列FET 電路操作於何種區域？
(A)截止區
(B)線性區
(C)飽和區
(D)崩潰區
假設使用理想的電容，並將二極體（diode）視為一理想開關，今輸入交流信號vi = 10 sin(ωt) V，則右列電路圖的輸出電壓vo 在穩態（steady state）時最為接近的電壓值為：
(A)20 V
(B)15 V
(C)-15 V
(D)-20 V
在下列MOSFET 放大器組態中，何者之電壓增益Av 為最小？
(A)CS 放大器
(B)CG 放大器
(C)CD 放大器
(D)疊接（cascode）放大器
pn 接面二極體的逆向飽和電流Is，隨pn 兩側雜質濃度的增大而有何變化？
(A)增大
(B)減小
(C)無關
(D)視半導體之材質而定
若Vt 為臨限電壓（threshold voltage），則n 通道增強型（enhancement type）場效應電晶體在何種條件下是在飽和區（saturation region）下操作？
(A)vGS ≤Vt
(B)vGS ≥Vt
(C)vDS ≤vGS - Vt
(D)vDS ≥vGS - Vt
在MOSFET 之各參數已確定的情況下，當工作於飽和區（saturation region）時，其跨導gm 與汲極電流ID之間的關係為何？
(A)gm正比於ID
(B)gm正比於(1/ID)
(C)gm正比於(ID)1/2
(D)gm正比於(ID)-1/2
電子工程 97 年其他科目
半導體工程國文工程數學法學知識與英文計算機概論電子學電磁學電路學公民與英文基本電學大意原住民族行政及法規計算機概要電子儀表概要電子學概要憲法與英文積體電路技術通訊系統電子元件電子計算機原理電磁學與電磁波電路分析高等電子電路學法學知識基礎能力測驗基本電學中華民國憲法與英文積體電路技術研究策略規劃與問題解決高等電子電路學研究原住民族行政及法規大意與英文半導體元件半導體製程固態物理專利法規積體電路製程技術原住民族行政及法規大意半導體元件物理法學知識(包括中華民 國憲法、法學緒論))國 文(作文、公文與測驗)綜合知識測驗(中華民國憲法概要、原住民族行政概及法規概要)綜合知識測驗(中華民國憲法概要、原住民族行政及法規概要)綜合知識測驗(中華民國憲法、原住民族行政及法規)中華民國憲法世界地理大意公民與本國史地大意中華民國憲法概要本國歷史與地理概要物理數位信號處理數位系統設計專業知識測驗(基本電學)綜合知識測驗(一)(中華民國憲法概要、本國歷史、地球科學)綜合知識測驗(二)(法學緒論、數的推理)民用航空法無線電助導航設備航空通信設備電子計算機大意電路學大意專業知識測驗(工程數學、電路學)綜合知識測驗(一)(中華民國憲法、法學緒論、數的推理)綜合知識測驗(二)(本國歷史、地球科學、英文)中外地理中外地理大意公路法數位通信計算機結構高等電子學高等電磁學電信工程電子計算機原理及應用電子電路